[發明專利]芯片封裝結構及其制造方法

有效

• 申請號: 201980003370.1
• 申請日: 2019-11-29
• 公開（公告）號: CN111066144B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 曾心如;陳鵬;周厚德
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L23/31;H01L25/065;H01L21/48;H01L21/56;H01L21/768
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 楊錫勱;劉柳

1.一種芯片封裝結構，包括：

第一芯片堆疊，包括：

順次堆疊的多個第一芯片，其中，所述多個第一芯片中的每者包括至少一個第一鍵合焊盤，并且所述第一鍵合焊盤未被所述多個第一芯片覆蓋；

包封所述多個第一芯片的第一模制層；以及

穿過所述第一模制層的至少一個第一垂直導電元件，其中，所述至少一個第一垂直導電元件被設置到所述第一鍵合焊盤的至少其中之一上并與之電連接；以及

設置在所述第一芯片堆疊上并且電連接至所述至少一個第一垂直導電元件的重新分布層；

設置在所述第一芯片堆疊和所述重新分布層之間的第二芯片堆疊；

設置在所述第二芯片堆疊的底表面上的晶粒附接膜，使得所述第二芯片堆疊通過所述晶粒附接膜粘附至所述第一芯片堆疊；

包封多個第二芯片的第二模制層；以及

第三模制層和至少一個第三垂直導電元件，其中，所述第三模制層包封所述第一芯片堆疊和所述第二芯片堆疊，所述至少一個第三垂直導電元件穿過所述第三模制層，所述至少一個第三垂直導電元件被設置在所述至少一個第一垂直導電元件上并與之電連接，并且所述至少一個第三垂直導電元件電連接至所述重新分布層；

其中，所述第二芯片堆疊不覆蓋所述第一鍵合焊盤和所述第一垂直導電元件。

2.根據權利要求1所述的芯片封裝結構，其中，所述第二芯片堆疊包括：

順次堆疊的多個第二芯片，其中，所述多個第二芯片中的每者包括至少一個第二鍵合焊盤，并且所述第二鍵合焊盤未被所述多個第二芯片覆蓋；以及

穿過所述第二模制層的至少一個第二垂直導電元件，其中，所述至少一個第二垂直導電元件被設置到所述第二鍵合焊盤的至少其中之一上并與之電連接，并且所述至少一個第二垂直導電元件電連接至所述重新分布層。

3.根據權利要求1所述的芯片封裝結構，其中，所述至少一個第三垂直導電元件的延伸方向基本上平行于所述第一芯片堆疊的法線方向。

4.根據權利要求1所述的芯片封裝結構，其中，所述第一芯片堆疊還包括設置在所述至少一個第一垂直導電元件和所述至少一個第三垂直導電元件之間的子重新分布層。

5.根據權利要求2所述的芯片封裝結構，其中，所述第二芯片堆疊被按照階梯形式堆疊到所述第一芯片堆疊上。

6.根據權利要求1所述的芯片封裝結構，其中，所述至少一個第一垂直導電元件的延伸方向基本上平行于所述第一芯片堆疊的法線方向。

7.根據權利要求1所述的芯片封裝結構，其中，所述多個第一芯片是按照階梯的形式堆疊的。

8.根據權利要求1所述的芯片封裝結構，還包括設置在所述第一芯片堆疊的與所述重新分布層相對的一側上的保護層。

9.根據權利要求1所述的芯片封裝結構，其中，所述第一芯片堆疊還包括電連接于所述第一鍵合焊盤中的分別屬于所述多個第一芯片中的兩個第一芯片的兩個第一鍵合焊盤之間的連接導線。