[發明專利]提供壞列修復的存儲器設備和操作其的方法

有效

• 申請號: 201980001417.0
• 申請日: 2019-07-12
• 公開（公告）號: CN110546709B
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 陳嘉偉;湯強;侯春源
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C29/44
• 分類號: G11C29/44;G11C29/18
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 劉柳;楊錫勱

1.一種操作存儲器設備的方法，所述存儲器設備包括存儲器陣列、第一緩沖器、第二緩沖器、修復邏輯電路和內部存儲器，且所述方法包括：

所述修復邏輯電路從所述內部存儲器接收壞列表，所述壞列表包含在所述存儲器陣列中的壞列的信息；

所述第一緩沖器接收第一數據；

所述修復邏輯電路從所述第一緩沖器接收所述第一數據；以及

所述修復邏輯電路根據所述壞列表將所述第一數據映射到第二數據上，其中，所述映射包括：響應于所述壞列的存在，利用無效數據對所述第一數據進行操作，以生成所述第二數據。

2.根據權利要求1所述的方法，其中，根據所述壞列表將所述第一數據映射到所述第二數據上包括：在寫操作中，響應于所述壞列的存在，根據所述壞列的位置將所述無效數據插到所述第一數據內，以生成所述第二數據。

3.根據權利要求1所述的方法，其中，根據所述壞列表將所述第一數據映射到所述第二數據上包括：在讀操作中，響應于所述壞列的存在，根據所述壞列的位置將所述無效數據從所述第一數據中移除，以生成所述第二數據。

4.根據權利要求1所述的方法，其中：

所述壞列表包含在所述存儲器陣列中的所述壞列的壞列地址；以及

所述修復邏輯電路根據所述壞列表將所述第一數據映射到所述第二數據包括：

所述修復邏輯電路根據所述壞列表將邏輯地址映射到所述存儲器陣列的物理地址上；以及

所述修復邏輯電路不從所述第一數據選擇不與所述物理地址相關的數據以生成所述第二數據。

5.根據權利要求4所述的方法，其中，所述修復邏輯電路根據所述壞列表將所述邏輯地址映射到所述存儲器陣列的所述物理地址上包括：

所述修復邏輯電路確定所述壞列表是否包含在所述邏輯地址前面或等于所述邏輯地址的至少一個壞列地址；以及

如果是，則所述修復邏輯電路根據所述邏輯地址和所述至少一個壞列地址的數量來確定所述物理地址。

6.根據權利要求1所述的方法，其中，所述修復邏輯電路根據所述壞列表將所述第一數據映射到所述第二數據上包括：

所述修復邏輯電路在預取時段期間將所述第一數據映射到所述第二數據上。

7.根據權利要求1所述的方法，還包括：

在讀操作中，所述第一緩沖器以第一速度從所述存儲器陣列接收所述第一數據，

其中，所述修復邏輯電路從所述第一緩沖器接收所述第一數據包括：

在所述讀操作中，當所述壞列表指示所述第一數據與在所述存儲器陣列中的所述壞列相關時，所述修復邏輯電路以所述第一速度的兩倍從所述第一緩沖器接收所述第一數據。

8.根據權利要求1所述的方法，還包括：

在讀操作中，所述第一緩沖器以第一速度從所述存儲器陣列接收所述第一數據，

其中，所述修復邏輯電路從所述第一緩沖器接收所述第一數據包括：

在所述讀操作中，當所述壞列表指示所述第一數據不與在所述存儲器陣列中的所述壞列相關時，所述修復邏輯電路以所述第一速度從所述第一緩沖器接收所述第一數據。

9.根據權利要求1所述的方法，還包括：

在讀操作中，所述修復邏輯電路以第一速度將所述第二數據發送給所述第二緩沖器；以及

在所述讀操作中，所述第二緩沖器以所述第一速度的四倍將所述第二數據發送給所述存儲器設備的輸入/輸出接口。