[發(fā)明專利]具有氮化硅柵極到柵極電介質(zhì)層的存儲堆疊體及其形成方法

有效

• 申請?zhí)枺?/td>: 201980000637.1
• 申請日: 2019-03-29
• 公開（公告）號: CN110114880B
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計）人: 肖莉紅
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京永新同創(chuàng)知識產(chǎn)權(quán)代理有限公司 11376
• 代理人: 林錦輝

公開了3D存儲器件的實施例及其形成方法。在示例中，一種3D存儲器件包括襯底、存儲堆疊體以及NAND存儲器串。所述存儲堆疊體包括襯底上方的多個交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層。每個所述柵極到柵極電介質(zhì)層包括氮化硅層。所述NAND存儲器串垂直延伸穿過所述存儲堆疊體的交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層。

背景技術(shù)

本公開的實施例涉及三維(3D)存儲器件及其制造方法。

通過改善工藝技術(shù)、電路設(shè)計、編程算法以及制造工藝，平面存儲單元被縮放到更小的尺寸。然而，隨著存儲單元的特征尺寸接近下限，平面工藝和制造技術(shù)變得具有挑戰(zhàn)性并且成本高昂。結(jié)果，平面存儲單元的存儲密度接近上限。

3D存儲架構(gòu)可以解決平面存儲單元中的密度限制。3D存儲架構(gòu)包括存儲器陣列以及外圍器件，所述外圍器件用于控制至存儲器陣列的信號以及控制來自存儲器陣列的信號。

發(fā)明內(nèi)容

本文公開了3D存儲器件的實施例及其形成方法。

在一個示例中，一種3D存儲器件包括襯底、存儲堆疊體以及NAND存儲器串。所述存儲堆疊體包括位于所述襯底上方的多個交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層。所述柵極到柵極電介質(zhì)層中的每一個包括氮化硅層。所述NAND存儲器串垂直延伸穿過所述存儲堆疊體的交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層。

在另一示例中，公開了一種用于形成3D存儲器件的方法。在襯底上方形成包括多個交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層的存儲堆疊體。每個所述柵極到柵極電介質(zhì)層包括氮化硅層。形成垂直延伸穿過所述存儲堆疊體的所述交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層的NAND存儲器串。形成垂直延伸穿過所述存儲堆疊體的所述交錯柵極導(dǎo)電層和柵極到柵極電介質(zhì)層的縫隙結(jié)構(gòu)。

在再一示例中，公開了一種用于形成3D存儲器件的方法。在襯底上方交替沉積多個摻雜多晶硅層和多個氮化硅層。形成垂直延伸穿過所述摻雜多晶硅層和所述氮化硅層的溝道結(jié)構(gòu)。蝕刻垂直延伸穿過所述摻雜多晶硅層和所述氮化硅層的縫隙開口。在鄰接所述縫隙開口的側(cè)壁的每個所述摻雜多晶硅層中蝕刻回蝕凹部。沿著所述縫隙開口的所述側(cè)壁在所述回蝕凹部中沉積電介質(zhì)層。

附圖說明

并入本文并且形成說明書的一部分的附圖示出了本公開的實施例，并且與說明書一起進一步用于解釋本公開的原理，并且使得本領(lǐng)域技術(shù)人員能夠制造和使用本公開。

圖1A示出了根據(jù)本公開的一些實施例具有存儲堆疊體的示例性3D存儲器件的截面圖，所述存儲堆疊體具有氮氧化硅柵極到柵極電介質(zhì)層。

圖1B示出了根據(jù)本公開的一些實施例具有存儲堆疊體的另一示例性3D存儲器件的截面圖，所述存儲堆疊體具有氮氧化硅柵極到柵極電介質(zhì)層。

圖2A示出了根據(jù)本公開的一些實施例的示例性氮氧化硅柵極到柵極電介質(zhì)層的截面圖。

圖2B示出了根據(jù)本公開的一些實施例的另一示例性氮氧化硅柵極到柵極電介質(zhì)層的截面圖。

圖3A示出了根據(jù)本公開的一些實施例具有存儲堆疊體的示例性3D存儲器件的截面圖，所述存儲堆疊體具有氮化硅柵極到柵極電介質(zhì)層。

圖3B示出了根據(jù)本公開的一些實施例具有存儲堆疊體的另一示例性3D存儲器件的截面圖，所述存儲堆疊體具有氮化硅柵極到柵極電介質(zhì)層。

圖4A-4C示出了根據(jù)本公開的一些實施例用于形成NAND存儲器串的示例性制造工藝。

圖5A-5D示出了根據(jù)本公開的一些實施例用于形成具有存儲堆疊體的3D存儲器件的示例性制造工藝，所述存儲堆疊體具有氮氧化硅柵極到柵極電介質(zhì)層。

圖6A和6B示出了根據(jù)本公開的一些實施例用于形成具有存儲堆疊體的3D存儲器件的示例性制造工藝，所述存儲堆疊體具有氮化硅柵極到柵極電介質(zhì)層。