[發明專利]具有氮化硅柵極到柵極電介質層的存儲堆疊體及其形成方法

有效

• 申請號: 201980000637.1
• 申請日: 2019-03-29
• 公開（公告）號: CN110114880B
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝

1.一種用于形成三維(3D)存儲器件的方法，包括：

在襯底上方形成包括多個交錯柵極導電層和柵極到柵極電介質層的存儲堆疊體，其中每個所述柵極到柵極電介質層包括氮氧化硅層和至少一個氧化硅層的復合層，所述復合層是通過在氧化氮化硅層時控制氧擴散濃度形成的復合層結構；

形成垂直延伸穿過所述存儲堆疊體的所述交錯柵極導電層和柵極到柵極電介質層的NAND存儲器串；以及

形成垂直延伸穿過所述存儲堆疊體的所述交錯柵極導電層和柵極到柵極電介質層的縫隙結構。

2.根據權利要求1所述的方法，其中每個所述柵極導電層包括摻雜多晶硅層。

3.根據權利要求1所述的方法，其中每個所述柵極導電層包括金屬層。

4.根據權利要求1-3中的任一項所述的方法，其中形成所述存儲堆疊體包括：

形成第一存儲疊層；以及

在所述第一存儲疊層上方形成第二存儲疊層。

5.根據權利要求4所述的方法，其中形成所述NAND存儲器串包括：

形成垂直延伸穿過所述第一存儲疊層的第一溝道結構；

在所述第一溝道結構上方形成與所述第一溝道結構接觸的疊層間插塞；以及

形成垂直延伸穿過所述第二存儲疊層的第二溝道結構，所述第二溝道結構在所述疊層間插塞上方并且與所述疊層間插塞接觸。

6.根據權利要求4所述的方法，其中形成所述NAND存儲器串包括形成垂直延伸穿過所述第一存儲疊層和所述第二存儲疊層的單溝道結構。

7.根據權利要求1-3中的任一項所述的方法，其中形成所述縫隙結構包括：

形成垂直延伸穿過所述存儲堆疊體的所述交錯柵極導電層和柵極到柵極電介質層的縫隙開口；

在鄰接所述縫隙開口的側壁的每個所述柵極導電層中形成回蝕凹部；以及

沿著所述縫隙開口的所述側壁在所述回蝕凹部中形成間隔體。

8.一種用于形成三維(3D)存儲器件的方法，包括：

在襯底上方交替沉積多個摻雜多晶硅層和多個柵極到柵極電介質層，其中每個所述柵極到柵極電介質層包括氮氧化硅層和至少一個氧化硅層的復合層，所述復合層是通過在氧化氮化硅層時控制氧擴散濃度形成的復合層結構；

形成垂直延伸穿過所述摻雜多晶硅層和所述柵極到柵極電介質層的溝道結構；

蝕刻垂直延伸穿過所述摻雜多晶硅層和所述柵極到柵極電介質層的縫隙開口；

在鄰接所述縫隙開口的側壁的每個所述摻雜多晶硅層中蝕刻回蝕凹部；以及

沿著所述縫隙開口的所述側壁在所述回蝕凹部中沉積電介質層。

9.根據權利要求8所述的方法，其中形成所述溝道結構包括：

蝕刻垂直延伸穿過所述摻雜多晶硅層和所述柵極到柵極電介質層并且進入所述襯底中的溝道孔；

從所述襯底在所述溝道孔的底表面上外延生長半導體插塞；以及

在所述半導體插塞上方沿著所述溝道孔的側壁依次沉積存儲膜和半導體溝道。

10.根據權利要求9所述的方法，其中所述半導體插塞包括單晶硅。