[實用新型]一種平面VDMOS器件

有效

• 申請號: 201922486621.6
• 申請日: 2019-12-31
• 公開（公告）號: CN211455694U
• 公開（公告）日: 2020-09-08
• 發明（設計）人: 馬榮耀;王代利;劉中旺;冷靜;張鵬程;檀春健
• 申請（專利權）人: 華潤微電子（重慶）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本實用新型提供一種平面VDMOS器件，通過未進行電性連接的懸浮柵結構，實現了米勒電容的大大降低，同時也避免了一致性及可靠性問題。在沒有任何成本增加的前提下，提高了器件的開關速度，改善器件的動態特性，使得器件在應用中的效率更高；而且，在實際應用中，還可以在一個固有的平臺上根據應用的需求，調整柵刻蝕的版圖，以實現不同開關速度的產品。

技術領域

本實用新型屬于信息電子材料與器件技術領域，特別是涉及一種平面VDMOS器件。

背景技術

垂直雙擴散絕緣柵場效應晶體管(VDMOS)是功率器件領域最重要的組成部分。由于VDMOS具有易驅動、開關速度快、可集成、工藝簡單等優點，它被廣泛應用在電源、壓降變換器以及電機控制器等功率設備當中。目前，VDMOS器件大都采用多晶硅對準工藝進行制造，先在生長有柵氧化膜的硅單晶片上淀積一層多晶硅，然后在多晶硅上刻蝕出擴散窗口，雜志通過該窗口擴散到硅單晶體內，形成源極和漏極擴散區，同時形成導電的多晶硅柵電極。在設計VDMOS時，主要關注器件的導通電阻、擊穿電壓和電容。對于常規結構的VDMOS來說，導通電阻和擊穿電壓主要取決于器件的漂移區長度和摻雜濃度，而電容主要取決于柵氧化層的厚度及多晶硅柵電極的面積。柵電極覆蓋在元胞去上帶來比較大的電容。在VDMOS器件的各種電容中，最關鍵的是柵漏之間的米勒電容Cgd，Cgd的減小對器件開關速度的提高和功率的減少有著最直接的作用。

目前，為了優化降低因較大寄生米勒電容帶來的負面影響，提出了利用FOX增加米勒電容的氧化層厚度來降低米勒電容，但因此方式對工藝控制和對準的精度要求要，容易造成器件的一致性差甚至可靠性等問題。

因此，提供一個能夠有效的、可靠的降低米勒電容的技術方案很有必要。

發明內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種平面VDMOS器件，用于解決現有技術中平面VDMOS器件存在較大寄生電容的問題。

為實現上述目的及其他相關目的，本實用新型提供一種平面VDMOS器件，其特征在于，至少包括；

一半導體襯底，所述半導體襯底包括一半導體基底以及位于所述半導體基底之上的外延層；

位于所述外延層上表面的柵多晶硅，所述柵多晶硅層與所述外延層之間設有氧化層，所述柵多晶硅包括位于所述柵多晶硅層中間的中間柵以及圍繞所述中間柵的邊部柵，所述中間柵與所述邊部柵之間填充有氧化層，所述中間柵與圍繞所述中間柵的氧化層為懸浮柵；

包覆所述柵多晶硅的絕緣介質層，用于絕緣隔離；

位于所述外延層上表面，且與所述柵多晶硅間隔分布的連接層；

位于所述外延層中的體區，所述體區位于所述連接層下部并延伸至所述邊部柵的下部但未到達所述中間柵的下部；

位于所述體區中的源區，設置于所述連接層下部的兩側并延伸至所述邊部柵的下部；

以及

與所述連接層連接的金屬層。

可選地，所述中間柵與邊部柵之間的距離小于0.3μm。

可選地，所述氧化層的填充厚度大于所述中間柵與所述邊部柵之間的距離的二分之一。

可選地，所述中間柵與所述柵多晶硅的寬度比值介于0.1～1之間。

可選地，所述懸浮柵沿溝道寬度方向延伸。

可選地，至少兩個懸浮柵沿溝道寬度方向排布。

可選地，所述懸浮柵之間的距離與所述中間柵的長度比值為1～9。

可選地，所述懸浮柵之間的距離與所述中間柵的長度比值為0.1～0.9。