[實用新型]封裝結構及半導體器件

有效

• 申請號: 201922156336.8
• 申請日: 2019-12-04
• 公開（公告）號: CN210805767U
• 公開（公告）日: 2020-06-19
• 發明（設計）人: 張志偉
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/31;H01L23/495;H01L21/48
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開提供一種封裝結構及半導體器件，涉及半導體封裝技術領域。該封裝結構包括芯片組、導電膜層、引線和封裝層，其中：芯片組，包括沿垂直方向疊層設置的多個芯片單元，且各芯片單元至少一端形成有凹槽；導電膜層，隨形貼合于凹槽表面；引線，一端連接于導電膜層，另一端延伸至芯片單元外側；封裝層，至少設于各芯片單元之間，用于將各芯片固定連接。本公開的封裝結構可減小封裝結構的尺寸，提高存儲容量。

技術領域

本公開涉及半導體封裝技術領域，具體而言，涉及一種封裝結構及半導體器件。

背景技術

隨著半導體技術的發展，半導體器件的尺寸越來越小，對于半導體器件容量要求也越來越高，因而制備高容量、小尺寸的半導體組件成為近年來研究的重點。由于將半導體組件直接暴露于外界環境容易造成其結構損壞，因而對于半導體組件的封裝十分重要。

為了提高封裝結構中的半導體組件的容量，通常需要將多個芯片單元疊加在一起，并通過導線將芯片單元與外部電路相連接。但是，由于導線在引出后需要彎折才能與外部電路連接，因而相鄰兩個芯片單元之間需要為導線彎折留下足夠的空間，進而使得封裝結構厚度較大，不利于減小封裝結構的尺寸。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于克服上述現有技術中的不足，提供一種封裝結構及半導體器件，可減小封裝結構的尺寸，提高存儲容量。

根據本公開的一個方面，提供一種封裝結構，包括：

芯片組，包括沿垂直方向疊層設置的多個芯片單元，且各所述芯片單元至少一端形成有凹槽；

導電膜層，隨形貼合于所述凹槽表面；

引線，一端連接于所述導電膜層，另一端延伸至所述芯片單元外側；

封裝層，至少設于各所述芯片單元之間，用于將各所述芯片單元固定連接。

在本公開的一種示例性實施例中，所述引線包括凸點和導線，所述凸點與所述導電膜層接觸連接，所述導線連接于所述凸點遠離所述導電膜層的一側，并延伸至所述芯片單元外側。

在本公開的一種示例性實施例中，所述凸點連接于所述凹槽的側壁，所述導線沿所述芯片單元的延伸方向向外延伸。

在本公開的一種示例性實施例中，所述凸點連接于所述凹槽的底部，所述導線在所述凹槽內彎折并沿所述芯片單元的延伸方向向外延伸。

在本公開的一種示例性實施例中，所述導電膜層延伸至所述芯片單元的頂表面，并覆蓋于所述芯片單元頂表面的焊墊上。

在本公開的一種示例性實施例中，所述封裝結構還包括：

襯底，所述芯片組設于所述襯底上，所述封裝層設于所述襯底與所述芯片組之間，用于將所述芯片組與所述襯底固定連接；

所述襯底包括導電體，所述引線的另一端連接于所述導電體。

在本公開的一種示例性實施例中，所述凹槽的寬度為10um～60um，所述凹槽的深度為30um～60um。

在本公開的一種示例性實施例中，所述封裝層的厚度為10um。

根據本公開的一個方面，提供一種半導體器件，包括上述任意一項所述的封裝結構。