[實用新型]一種隔離型HVNMOS結構

有效

• 申請號: 201921978180.5
• 申請日: 2019-11-15
• 公開（公告）號: CN210607271U
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 呂強;孫忠民;郭靖;高連山;趙紅武
• 申請（專利權）人: 西安硅宇微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型提供了一種隔離型HVNMOS結構，屬于電力電子技術，該隔離型HVNMOS結構包括P型襯底和設置在P型襯底上的兩個高壓P阱與一個高壓N阱，高壓N阱上方設置有兩個N型高壓雙擴散區和一個P阱。本實用新型采用采用新型P襯底工藝，并配合器件特性完成了新型的電路結構的設計工作，該隔離型HVNMOS芯片不僅可以替代已有專用工藝，而且可以實現相同的功能、達到所需的技術指標，該新型HVCMOS器件能夠滿足DTL/TTL/CMOS直接接口和邏輯控制電路對隔離N管的技術需求。

技術領域

本實用新型屬于電力電子技術，尤其涉及一種隔離型HVNMOS結構。

背景技術

為了滿足DTL/TTL/CMOS直接接口的要求，ADI公司的模擬多路復用器芯片采用N型襯底HVCMOS工藝。此類工藝中包含隔離N型 MOSFET所需的P阱，隔離NMOS則是DTL/TTL/CMOS直接接口和邏輯控制電路的必要組成部分。

然而，ADI采用的N型襯底工藝屬于專用工藝，該N襯工藝采用一個HVPW作為DTL/TTL/CMOS直接接口電路部分HVNMOS的襯底，這個HVPW需要有相對較低的濃度以滿足耐壓要求，而P管則直接做在N襯底上，上述高壓工藝比較特殊，幾乎找不到類似商用工藝。

因此，在無法使用同樣工藝的條件下，如何完成同樣的功能、且達到等同的性能指標成為行業技術難點，長期以來，該領域的技術人員都在尋找的技術路線以回避N型襯底工藝。

實用新型內容

本實用新型采用新型P襯底工藝，配合器件特性完成了新型的電路結構的設計工作，該隔離型HVNMOS芯片不僅可以規避已有專用工藝，而且可以實現相同的功能、達到所需的技術指標，該新型HVCMOS 器件能夠滿足DTL/TTL/CMOS直接接口和邏輯控制電路對隔離N管的技術需求。

為達到上述目的，本實用新型的實施例采用如下技術方案：

一種隔離型HVNMOS結構包括P型襯底和設置在所述P型襯底上的兩個高壓P阱與一個高壓N阱，其中：所述高壓N阱設置在兩個高壓P阱之間；所述高壓P阱的頂部設置有P+注入區，P+注入區上設置有Psub端口；所述高壓N阱上方設置有兩個N型高壓雙擴散區和一個 P阱，所述P阱設置在兩個N型高壓雙擴散區之間；所述高壓雙擴散區的頂部設置有N+注入區，N+注入區上設置有Drain端口；所述P阱區內設置有兩個高壓VT調節注入區、兩個N+注入區、一個P+注入區和兩個N型高壓雙擴散區，其中：第一高壓VT調節注入區、第一N+ 注入區、P+注入區、第二高壓VT調節注入區和第二N+注入區依次設置在P阱區的頂部，N型高壓雙擴散區設置在高壓VT調節注入區和 N+注入區的底部；所述高壓VT調節注入區的頂部設置有多晶硅體，多晶硅體上設置有Gate端口；所述P+注入區上設置有Bulk端口。

本實用新型的一種隔離型HVNMOS結構具有以下有益效果：

本實用新型采用新型P襯底工藝，配合器件特性完成了新型的電路結構的設計工作，該隔離型HVNMOS芯片不僅可以規避已有專用工藝，而且可以實現相同的功能、達到所需的技術指標，該新型HVCMOS 器件能夠滿足DTL/TTL/CMOS直接接口和邏輯控制電路對隔離N管的技術需求，該隔離型HVNMOS可以代替N型襯底工藝的HVNMOS 結構，這種結構中的BULK端接“GND”。

附圖說明

圖1為本實用新型的結構示意圖。

具體實施方式

根據附圖所示，對本實用新型進行進一步說明：

如圖1所示，一種隔離型HVNMOS結構，包括P型襯底和設置在 P型襯底上的兩個高壓P阱HVPW與一個高壓N阱HVNW，高壓N 阱HVNW設置在兩個高壓P阱HVPW之間、且與兩個高壓P阱HVPW 相接觸。