[實用新型]寫操作電路和半導(dǎo)體存儲器

有效

• 申請?zhí)枺?/td>: 201921804570.0
• 申請日: 2019-10-25
• 公開（公告）號: CN211125037U
• 公開（公告）日: 2020-07-28
• 發(fā)明（設(shè)計）人: 張良
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)（上海）有限公司
• 主分類號: G11C11/409
• 分類號: G11C11/409
• 代理公司: 北京市鑄成律師事務(wù)所 11313
• 代理人: 包莉莉;武晨燕

1.一種寫操作電路，應(yīng)用于半導(dǎo)體存儲器，其特征在于，包括：

數(shù)據(jù)判斷模塊，用于根據(jù)所述半導(dǎo)體存儲器的輸入數(shù)據(jù)中為低的數(shù)據(jù)的位數(shù)，確定是否翻轉(zhuǎn)所述輸入數(shù)據(jù)，以生成翻轉(zhuǎn)標(biāo)識數(shù)據(jù)和第一中間數(shù)據(jù)；

數(shù)據(jù)緩沖模塊，包括多個NMOS晶體管和多個第一反相器，所述NMOS晶體管的柵極通過所述第一反相器連接于所述數(shù)據(jù)判斷模塊，以接收第二中間數(shù)據(jù)，所述NMOS晶體管的漏極連接于全局總線，所述數(shù)據(jù)緩沖模塊用于根據(jù)所述第二中間數(shù)據(jù)，確定是否翻轉(zhuǎn)所述全局總線，其中，所述第二中間數(shù)據(jù)為所述第一中間數(shù)據(jù)的反相數(shù)據(jù)；

數(shù)據(jù)接收模塊，連接于存儲塊，所述數(shù)據(jù)接收模塊接收所述全局總線上的全局總線數(shù)據(jù)，并通過所述翻轉(zhuǎn)標(biāo)識信號線接收所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)，用于根據(jù)所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)，對所述全局總線數(shù)據(jù)進行解碼，并將解碼后的數(shù)據(jù)寫入所述半導(dǎo)體存起的存儲塊，所述解碼包括確定是否翻轉(zhuǎn)所述全局總線數(shù)據(jù)；

預(yù)充電模塊，連接于預(yù)充電信號線，用于將所述全局總線的初始態(tài)設(shè)置為高。

2.根據(jù)權(quán)利要求1所述的寫操作電路，其特征在于，還包括串并轉(zhuǎn)換電路，連接于所述半導(dǎo)體存儲器的DQ端口和所述數(shù)據(jù)判斷模塊之間，用于對所述DQ端口的第一輸入數(shù)據(jù)進行串并轉(zhuǎn)換，以生成第二輸入數(shù)據(jù)；所述數(shù)據(jù)判斷模塊用于根據(jù)所述第二輸入數(shù)據(jù)中為低的數(shù)據(jù)的位數(shù)，確定是否翻轉(zhuǎn)所述第二輸入數(shù)據(jù)，以生成所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)和所述第一中間數(shù)據(jù)。

3.根據(jù)權(quán)利要求2所述的寫操作電路，其特征在于，所述第二輸入數(shù)據(jù)被劃分為M組，每組第二輸入數(shù)據(jù)為N位，其中，M和N為大于1的整數(shù)，所述數(shù)據(jù)判斷模塊用于輸出M位翻轉(zhuǎn)標(biāo)識數(shù)據(jù)和M組第一中間數(shù)據(jù)，M位翻轉(zhuǎn)標(biāo)識數(shù)據(jù)與M組第二輸入數(shù)據(jù)一一對應(yīng)，M位翻轉(zhuǎn)標(biāo)識數(shù)據(jù)和M組第一中間數(shù)據(jù)一一對應(yīng)。

4.根據(jù)權(quán)利要求2所述的寫操作電路，其特征在于，所述數(shù)據(jù)判斷模塊包括：

數(shù)據(jù)判斷單元，所述數(shù)據(jù)判斷單元的輸入端連接于所述串并轉(zhuǎn)換電路，所述數(shù)據(jù)判斷單元的輸出端與所述翻轉(zhuǎn)標(biāo)識信號線連接，所述數(shù)據(jù)判斷單元用于輸入預(yù)設(shè)值，并根據(jù)所述第二輸入數(shù)據(jù)中為低的數(shù)據(jù)的位數(shù)與所述預(yù)設(shè)值輸出所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)；

數(shù)據(jù)選擇器，所述數(shù)據(jù)選擇器的輸入端連接于所述數(shù)據(jù)判斷單元，用于通過所述數(shù)據(jù)判斷單元接收所述第二輸入數(shù)據(jù)，所述數(shù)據(jù)選擇器的輸入端還通過所述翻轉(zhuǎn)標(biāo)識信號線接收所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)，所述數(shù)據(jù)選擇器的輸出端與所述第一反相器的輸入端連接，所述數(shù)據(jù)選擇器用于根據(jù)所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)和所述第二輸入數(shù)據(jù)輸出所述第一中間數(shù)據(jù)。

5.根據(jù)權(quán)利要求4所述的寫操作電路，其特征在于，所述數(shù)據(jù)選擇器包括多個數(shù)據(jù)選擇單元，所述數(shù)據(jù)選擇單元包括：

第二反相器，所述第二反相器的輸入端通過所述翻轉(zhuǎn)標(biāo)識信號線接收所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)；

第三反相器，所述第三反相器的輸入端連接于所述數(shù)據(jù)判斷單元，用于從所述數(shù)據(jù)判斷單元接收所述第二輸入數(shù)據(jù)；

第一傳輸門，所述第一傳輸門的輸入端連接于所述第三反相器的輸出端，所述第一傳輸門的輸出端與所述第一反相器的輸入端連接，用于輸出所述第一中間數(shù)據(jù)，所述第一傳輸門的反控制端連接于所述第二反相器的輸出端，所述第一傳輸門的正控制端通過所述翻轉(zhuǎn)標(biāo)識信號線接收所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)；

第二傳輸門，所述第二傳輸門的輸入端連接于所述數(shù)據(jù)判斷單元，用于從所述數(shù)據(jù)判斷單元接收所述第二輸入數(shù)據(jù)，所述第二傳輸門的輸出端與所述第一反相器的輸入端連接，用于輸出所述第一中間數(shù)據(jù)，所述第二傳輸門的反控制端通過所述翻轉(zhuǎn)標(biāo)識信號線接收所述翻轉(zhuǎn)標(biāo)識數(shù)據(jù)，所述第二傳輸門的正控制端連接于所述第二反相器的輸出端。

6.根據(jù)權(quán)利要求3所述的寫操作電路，其特征在于，所述全局總線數(shù)據(jù)為M組，M位翻轉(zhuǎn)標(biāo)識數(shù)據(jù)與M組全局總線數(shù)據(jù)一一對應(yīng)，所述數(shù)據(jù)接收模塊包括M個數(shù)據(jù)接收單元，所述數(shù)據(jù)接收單元連接于所述存儲塊，所述數(shù)據(jù)接收單元用于根據(jù)一位翻轉(zhuǎn)標(biāo)識數(shù)據(jù)，對對應(yīng)組的全局總線數(shù)據(jù)進行所述解碼。