[實用新型]寫操作電路和半導體存儲器

有效

• 申請號: 201921804570.0
• 申請日: 2019-10-25
• 公開（公告）號: CN211125037U
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 張良
• 申請（專利權）人: 長鑫存儲技術（上海）有限公司
• 主分類號: G11C11/409
• 分類號: G11C11/409
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 包莉莉;武晨燕

本申請實施例提供一種寫操作電路和半導體存儲器，包括：數據判斷模塊，根據半導體存儲器的輸入數據中為低的數據的位數，確定是否翻轉輸入數據，以生成翻轉標識數據和第一中間數據；數據緩沖模塊，根據第二中間數據，確定是否翻轉全局總線，其中，第二中間數據為第一中間數據的反相數據；數據接收模塊，根據翻轉標識數據，對全局總線數據進行解碼，并將解碼后的數據寫入半導體存起的存儲塊，解碼包括確定是否翻轉全局總線數據；預充電模塊，將全局總線的初始態設置為高。本申請實施例的技術方案可以實現在Precharge上拉架構下，減少內部全局總線的翻轉次數，從而大幅壓縮電流，降低功耗。

技術領域

本申請涉及半導體存儲器技術領域，尤其涉及一種寫操作電路和半導體存儲器。

背景技術

本部分旨在為權利要求書中陳述的本申請的實施例提供背景或上下文。此處的描述不因為包括在本部分中就承認是現有技術。

半導體存儲器包括靜態隨機存取存儲器(Static Random-Access Memory，簡稱SRAM)、動態隨機存取存儲器(Dynamic Random Access Memory，簡稱DRAM)、同步動態隨機存取內存(Synchronous Dynamic Random Access Memory，簡稱SDRAM)、只讀存儲器(Read-Only Memory，簡稱ROM)、閃存等。

在固態技術協會(Joint Electron Device Engineering Council，JEDEC)的DRAM協議中，對DRAM的速度、省電都有具體要求。如何使DRAM更省電的同時，亦能保證信號的完整性以及數據傳輸和存儲的可靠性，是行業內亟待解決的問題。

實用新型內容

本申請實施例提供一種寫操作電路和半導體存儲器，以解決或緩解現有技術中的一項或更多項技術問題。

第一方面，本申請實施例提供一種寫操作電路，應用于半導體存儲器，包括：

數據判斷模塊，用于根據半導體存儲器的輸入數據中為低的數據的位數，確定是否翻轉輸入數據，以生成翻轉標識數據和第一中間數據；

數據緩沖模塊，包括多個NMOS晶體管和多個第一反相器，NMOS晶體管的柵極通過第一反相器連接于數據判斷模塊，以接收第二中間數據，NMOS晶體管的漏極連接于全局總線，數據緩沖模塊用于根據第二中間數據，確定是否翻轉全局總線，其中，第二中間數據為第一中間數據的反相數據；

數據接收模塊，連接于存儲塊，數據接收模塊接收全局總線上的全局總線數據，并通過翻轉標識信號線接收翻轉標識數據，用于根據翻轉標識數據，對全局總線數據進行解碼，并將解碼后的數據寫入半導體存起的存儲塊，解碼包括確定是否翻轉全局總線數據；

預充電模塊，連接于預充電信號線，用于將全局總線的初始態設置為高。

在一種實施方式中，還包括串并轉換電路，連接于半導體存儲器的DQ端口和數據判斷模塊之間，用于對DQ端口的第一輸入數據進行串并轉換，以生成第二輸入數據；數據判斷模塊用于根據第二輸入數據中為低的數據的位數，確定是否翻轉第二輸入數據，以生成翻轉標識數據和第一中間數據。

在一種實施方式中，第二輸入數據被劃分為M組，翻轉標識數據為M位，M位翻轉標識數據與M組第二輸入數據一一對應，每組第二輸入數據為N位，其中，M和N為大于1的整數，數據判斷模塊用于在輸入的一組第二輸入數據中為低的數據的位數大于N/2的情況下，將輸入的一組第二輸入數據的翻轉數據作為對應的一組第一中間數據輸出，并將輸入的一組第二輸入數據對應的一位翻轉標識數據置為高；以及在輸入的一組第二輸入數據中為低的數據的位數小于等于N/2的情況下，將輸入的一組第二輸入數據作為對應的一組第一中間數據輸出，并將輸入的一組第二輸入數據對應的一位翻轉標識數據置為低。

在一種實施方式中，數據判斷模塊包括：