[實用新型]一種疊插式多層IC封裝基板

有效

• 申請號: 201921767508.9
• 申請日: 2019-10-21
• 公開（公告）號: CN210899837U
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 居永明
• 申請（專利權）人: 深圳市正基電子有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K1/14;H05K1/11
• 代理公司: 深圳市嘉宏博知識產權代理事務所 44273
• 代理人: 孫強

本實用新型涉及一種疊插式多層IC封裝基板，其包括主電路板以及疊插電路板，其中，在該主電路板上開設有若干電子元件容納孔，在該主電路板的頂面上設置有電路層，在該主電路板的底面上設置有接駁層，該接駁層環設在該電子元件容納孔底部四周，在該電子元件容納孔的內表面上設置有連接層，該連接層連接在該電路層與該接駁層之間，該疊插電路板插接在該主電路板的底面上，同時，該疊插電路板位于該電子元件容納孔的下方，電子元件固定設置在該疊插電路板的頂面上，在該疊插電路板的頂面上設置有焊盤，該焊盤環設在該電子元件的四周，該電子元件的連接引腳連接在該焊盤上，該主電路板的該接駁層壓設在該焊盤上。

技術領域

本實用新型涉及一種電路板，特別是指一種包括主電路板以及疊插電路板，同時電子元件設置在疊插電路板上的IC封裝基板。

背景技術

隨著控制電路集成化程度的不斷提高，為了縮小電路板的體積，一般的做法都是縮小電子元器件的體積（比如：電阻、電容、芯片等），同時提高集成電子元器件的密度以獲得更小面積的電路板，但是這種做法只是在如何提升集成度，如果進一步加大集成密度上做文章，其沒有充分利用電路板的內部結構，所以其集成度的提升范圍始終有限，而此是為傳統技術的主要缺點。

實用新型內容

本實用新型所采用的技術方案為：一種疊插式多層IC封裝基板，其包括主電路板以及疊插電路板，其中，在該主電路板上開設有若干電子元件容納孔，每一個該電子元件容納孔都貫穿設置在該主電路板的頂面與底面之間，在該主電路板的頂面上設置有電路層，在該主電路板的底面上設置有接駁層，該接駁層環設在該電子元件容納孔底部四周，在該電子元件容納孔的內表面上設置有連接層，該連接層連接在該電路層與該接駁層之間，在具體實施的時候，該電路層、該接駁層以及該連接層都為導電金屬銅層。

該疊插電路板插接在該主電路板的底面上，同時，該疊插電路板位于該電子元件容納孔的下方，電子元件固定設置在該疊插電路板的頂面上，在具體實施的時候，在該電子元件底部與該疊插電路板的頂面之間設置有連接膠層，在具體實施的時候，在該電子元件為芯片。

在該疊插電路板的頂面上設置有焊盤，該焊盤環設在該電子元件的四周，該電子元件的連接引腳連接在該焊盤上，該主電路板的該接駁層壓設在該焊盤上，從而通過該焊盤、該接駁層、該連接層將該電子元件電連接到該電路層中，在該疊插電路板的頂面四周凸設有若干插柱，與若干該插柱相對應在該主電路板的底面上開設有若干插孔，該插柱對應插接在該插孔中，以將該疊插電路板插接在該主電路板的底面上，在具體實施的時候，該插柱包括圓錐柱體以及球狀柱頭，該球狀柱頭固定設置在該圓錐柱體頂部。

本實用新型的有益效果為：通過本實用新型的結構設計能夠將電子元件隱藏設置在對應的電子元件容納孔中，進而降低主電路板的厚度，同時，將部分電子元件設置在疊插電路板上能夠簡化主電路板的設計加工難度。

附圖說明

圖1為本實用新型的結構示意圖。

具體實施方式

如圖1所示，一種疊插式多層IC封裝基板，其包括主電路板10以及疊插電路板20，其中，在該主電路板10上開設有若干電子元件容納孔30，每一個該電子元件容納孔30都貫穿設置在該主電路板10的頂面與底面之間。

在該主電路板10的頂面上設置有電路層11。

在該主電路板10的底面上設置有接駁層12，該接駁層12環設在該電子元件容納孔30底部四周。

在該電子元件容納孔30的內表面上設置有連接層31，該連接層31連接在該電路層11與該接駁層12之間。

在具體實施的時候，該電路層11、該接駁層12以及該連接層31都為導電金屬銅層。