[實用新型]半導體結構

有效

• 申請號: 201921723009.X
• 申請日: 2019-10-14
• 公開（公告）號: CN210837712U
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 江文涌
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;陳麗麗

本實用新型涉及半導體制造技術領域，尤其涉及一種半導體結構。所述半導體結構包括：襯底，所述襯底內具有多條字線、位于相鄰兩條所述字線之間的導電接觸區；孔，位于所述導電接觸區；溝槽，位于所述導電接觸區；所述孔位于所述溝槽上方且相互連通；其中所述孔的寬度大于所述溝槽的寬度。本實用新型增大了接觸插塞與導電接觸區之間的接觸面積，從而降低接觸插塞與導電接觸區之間的接觸電阻，改善了半導體結構的性能，提高了半導體結構的良率。

技術領域

本實用新型涉及半導體制造技術領域，尤其涉及一種半導體結構。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，DRAM)是計算機等電子設備中常用的半導體結構，其由多個存儲單元構成，每個存儲單元通常包括晶體管和電容器。所述晶體管的柵極與字線電連接、源極與位線電連接、漏極與電容器電連接，字線上的字線電壓能夠控制晶體管的開啟與關閉，從而通過位線能夠讀取存儲在電容器中的數據信息，或者將數據信息寫入到電容器中。

在現有的半導體結構制造工藝中，為了增加存儲單元的充放電速度，主要是利用增加存儲單元接觸插塞與存儲單元接觸區之間的接觸面積和/或位線接觸插塞與位線接觸區之間的接觸面積，來達到降低接觸電阻的效果。在6F²(例如3F×2F)的存儲單元工藝基礎上，隨著技術節點的演進，增加存儲單元接觸插塞與存儲單元接觸區之間的接觸面積和/或位線接觸插塞與位線接觸區之間的接觸面積的難度越來越大，對半導體結構制造工藝的改進難度越來越大。

因此，如何降低半導體結構內部的接觸電阻，從而改善半導體結構的性能，是目前亟待解決的技術問題。

實用新型內容

本實用新型提供一種半導體結構，用于解決現有的半導體結構內部接觸電阻較大的問題，以改善半導體結構的性能，提高半導體結構的良率。

為了解決上述問題，本實用新型提供了一種半導體結構，包括：

襯底，所述襯底內具有多條字線、位于相鄰兩條所述字線之間的導電接觸區；

孔，位于所述導電接觸區；

溝槽，位于所述導電接觸區；

所述孔位于所述溝槽上方且相互連通；

其中所述孔的寬度大于所述溝槽的寬度。

可選的，還包括：

隔離層，位于所述字線與所述導電接觸區之間，用于電性隔離所述導電接觸區與所述字線；

所述字線的頂面與所述溝槽的底面均位于所述隔離層的頂面之下。

可選的，所述襯底內還具有字線溝槽，所述隔離層覆蓋于所述字線溝槽內壁，所述字線填充于部分所述字線溝槽內、并覆蓋于部分所述隔離層背離所述導電接觸區的表面。

可選的，所述孔的寬度與所述導電接觸區的寬度相等。

可選的，所述導電接觸區為存儲單元接觸區或位線接觸區。

可選的，多條所述字線將所述襯底劃分為若干個交替排列的存儲單元接觸區和位線接觸區；

所述孔包括位于所述存儲單元接觸區的第一孔和位于所述位線接觸區的第二孔；

所述溝槽包括位于所述存儲單元接觸區的第一溝槽和位于所述位線接觸區的第二溝槽；

所述接觸插塞包括至少填充滿所述第一孔和所述第一溝槽的存儲單元接觸插塞、以及至少填充滿所述第二孔和所述第二溝槽的位線接觸插塞。

可選的，所述存儲單元接觸插塞與所述位線接觸插塞的材料均為多晶硅材料。

可選的，所述字線的材料為金屬材料。