[實(shí)用新型]SGT器件

有效

• 申請?zhí)枺?/td>: 201921682871.0
• 申請日: 2019-09-29
• 公開（公告）號: CN210403736U
• 公開（公告）日: 2020-04-24
• 發(fā)明（設(shè)計）人: 羅志云;王飛;潘夢瑜
• 申請（專利權(quán)）人: 恒泰柯半導(dǎo)體（上海）有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L27/088;H01L21/8234
• 代理公司: 上海宏京知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31297
• 代理人: 馮華

本實(shí)用新型提供一種SGT器件，SGT器件包括：第一導(dǎo)電類型的襯底；第一導(dǎo)電類型的外延層，位于第一導(dǎo)電類型的襯底的上表面；溝槽，位于第一導(dǎo)電類型的外延層內(nèi)；屏蔽柵介質(zhì)層，覆蓋溝槽的側(cè)壁及底部；屏蔽柵極，位于溝槽內(nèi)，且位于屏蔽柵介質(zhì)層遠(yuǎn)離第一導(dǎo)電類型的外延層的表面；多晶硅柵極，位于溝槽內(nèi)，且位于屏蔽柵極的上方；柵氧化層，位于溝槽的側(cè)壁，且位于多晶硅柵極與第一導(dǎo)電類型的外延層之間；絕緣隔離層，位于溝槽內(nèi)，且位于多晶硅柵極與屏蔽柵極之間；第二導(dǎo)電類型的注入?yún)^(qū)域，位于第一導(dǎo)電類型的外延層內(nèi)，且位于溝槽的下方。本實(shí)用新型的SGT器件可以實(shí)現(xiàn)溝槽底部的電荷平衡，可以降低SGT器件的單位面積的導(dǎo)通電阻。

技術(shù)領(lǐng)域

本實(shí)用新型屬于集成電路設(shè)計及制造技術(shù)領(lǐng)域，特別是涉及一種SGT器件。

背景技術(shù)

SGT(Split Gate Trench，屏蔽柵極溝槽)器件在現(xiàn)有技術(shù)中已得到廣泛的應(yīng)用。但對于現(xiàn)有的SGT器件(尤其是高壓SGT器件)而言，對于電耦合(Charge couple)結(jié)構(gòu)，為了實(shí)現(xiàn)溝槽底部的電荷平衡(Charge balance)并降低SGT器件的單位面積的導(dǎo)通電阻，需要對溝槽的深度以及溝槽內(nèi)的氧化層的厚度有著嚴(yán)格的要求；然而，由于受到現(xiàn)有工藝的限制，很難對溝槽的深度及溝槽內(nèi)的氧化層的厚度進(jìn)行優(yōu)化，無法保證SGT器件中溝槽底部的電荷平衡，使得SGT器件的單位面積的導(dǎo)通電阻較大。

實(shí)用新型內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種SGT器件，用于解決現(xiàn)有技術(shù)中的SGT器件存在的溝槽底部不平衡、單位面積的導(dǎo)通電阻較大的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種SGT器件，所述SGT器件包括：

第一導(dǎo)電類型的襯底；

第一導(dǎo)電類型的外延層，位于所述第一導(dǎo)電類型的襯底的上表面；

溝槽，位于所述第一導(dǎo)電類型的外延層內(nèi)，且沿所述第一導(dǎo)電類型的外延層的厚度方向延伸；

屏蔽柵介質(zhì)層，覆蓋所述溝槽的側(cè)壁及底部；

屏蔽柵極，位于所述溝槽內(nèi)，且位于所述屏蔽柵介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電類型的外延層的表面；

多晶硅柵極，位于所述溝槽內(nèi)，且位于所述屏蔽柵極的上方；

柵氧化層，位于所述溝槽的側(cè)壁，且位于所述多晶硅柵極與所述第一導(dǎo)電類型的外延層之間；

絕緣隔離層，位于所述溝槽內(nèi)，且位于所述多晶硅柵極與所述屏蔽柵極之間；

第二導(dǎo)電類型的注入?yún)^(qū)域，位于所述第一導(dǎo)電類型的外延層內(nèi)，且位于所述溝槽的下方。

可選地，所述溝槽及所述第二導(dǎo)電類型的注入?yún)^(qū)域均為多個，多個所述溝槽于所述第一導(dǎo)電類型的外延層沿垂直于所述溝槽延伸的方向間隔排布；各所述第二導(dǎo)電類型的注入?yún)^(qū)域一一對應(yīng)設(shè)置于各所述溝槽的下方。

可選地，所述第一導(dǎo)電類型包括N型，且所述第二導(dǎo)電類型包括P型。

可選地，所述第一導(dǎo)電類型包括P型，且所述第二導(dǎo)電類型包括N型。

可選地，所述第二導(dǎo)電類型的注入?yún)^(qū)域包覆所述溝槽的底部。

可選地，所述SGT器件還包括：

第二導(dǎo)電類型的體區(qū)，位于所述第一導(dǎo)電類型的外延層內(nèi)，且位于所述柵氧化層的外圍；

第一導(dǎo)電類型的源區(qū)，位于所述第一導(dǎo)電類型的外延層內(nèi)，且位于所述柵氧化層的外圍，并位于所述第二導(dǎo)電類型的體區(qū)上方；

柵極電極，與所述多晶硅柵極相連接；

源極電極，與所述第二導(dǎo)電類型的體區(qū)相連接；