[實用新型]半導體器件及其接觸墊版圖、接觸墊結構和掩模板組合

有效

• 申請號: 201921636137.0
• 申請日: 2019-09-27
• 公開（公告）號: CN210778577U
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 童宇誠;曾依蕾;詹益旺
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本實用新型提供了一種半導體器件及其接觸墊版圖、接觸墊結構和掩模板組合，通過在主接觸墊圖案所在的主版圖區的一側設置第一邊緣版圖區，且第一邊緣版圖區中每個所述第一邊緣接觸墊圖案的面積大于每個所述主接觸墊圖案的面積，由此基于該接觸墊版圖而形成核心區的主接觸墊和在核心區邊界處或核心區與周邊區之間的交界區的虛擬接觸墊時，能使得虛擬接觸墊的頂面面積大于主接觸墊的頂面面積，進而在主接觸墊和虛擬接觸墊上上接電學結構時，能夠增大虛擬接觸墊上上接的電學結構的尺寸，以改善核心區與周邊區之間的電路圖案的密集/稀疏效應，并提高主接觸墊上接的電學結構的一致性，同時還能避免核心區邊界處的主接觸墊上接的電學結構異常的問題。

技術領域

本實用新型涉及半導體技術領域，特別涉及一種半導體器件及其接觸墊版圖、接觸墊結構和掩模板組合。

背景技術

已使用各種技術，在半導體襯底或晶片的有限面積中集成更多電路圖案。由于電路圖案間距的不同，集成電路一般分為器件密集區(Dense)、器件稀疏區 (ISO)及器件孤立區，器件密集區是器件密度較高(即器件比較密集)的區域，器件稀疏區是器件密度較低(即器件比較稀疏)的區域，器件孤立區是相對稀疏區和密集區單獨設置的區域。隨著半導體器件的臨界尺寸不斷減小，電路圖案的密度和/或器件高度也不斷增加，受到曝光機臺(optical exposure tool)的分辨率極限以及器件密集區和器件稀疏區之間的密度差異效應(即電路圖案的密集/ 稀疏效應)的影響，在執行光刻工藝和/或蝕刻工藝時的困難也會增大很多(例如，工藝余量減小)，進而導致制造出來的半導體器件的性能受到影響。

例如，在動態隨機存取存儲(dynamic random access memory，以下簡稱為 DRAM)裝置的情況中，數目龐大的存儲單元(memory cell)聚集形成一陣列存儲區，而陣列存儲區的旁邊存在有周邊電路區，周邊電路區內包含有其他晶體管元件以及接觸結構等，陣列存儲區作為DRAM的器件密集區，用來存儲數據，周邊電路區作為DRAM的器件稀疏區，用于提供陣列存儲區所需的輸入輸出信號等。其中，陣列存儲區中的每一存儲單元可由一金屬氧化半導體(metal oxide semiconductor，MOS)晶體管與一電容(capacitor)結構串聯組成。其中，電容位于陣列存儲區內，其中，所述電容堆疊在位線上方并電耦接至所述電容器對應的存儲節點接觸部，所述存儲節點接觸部電耦接至其下的有源區。隨著半導體技術的不斷發展，器件的臨界尺寸不斷減小，DRAM裝置的存儲單元之間的間隙變得更窄，當通過自對準接觸(Self Aligned Contact，SAC)工藝形成存儲節點接觸部時，受到曝光機臺(opticalexposure too1)的分辨率極限以及器件密集區和器件稀疏區之間的密度差異效應的影響，陣列存儲區內部形成的接觸孔不一致，器件密集區邊界的接觸孔產生異常，進而導致上方形成的電容器與接觸孔中的接觸插塞接觸面積減小、接觸阻抗的增加，有可能造成一些存儲位因接觸插塞的斷路或短路問題而失效，以及，陣列存儲區邊界處的電容器坍塌的問題，這些問題影響和限制了DRAM性能的提高。

實用新型內容

本實用新型的目的在于提供一種半導體器件及其接觸墊版圖、接觸墊結構和掩模板組合，以解決現有的動態隨機存取存儲器等半導體器件中因光學鄰近效應以及電路圖案的密集/稀疏效應而導致核心區內部的接觸插塞上接的電學結構不一致以及核心區邊界的接觸插塞上接的電學結構異常的問題。

為解決上述技術問題，本實用新型提供一種半導體器件的接觸墊版圖，所述接觸墊版圖包括：

主版圖區，所述主版圖區中設有多個主接觸墊圖案，各個所述主接觸墊圖案的形狀和尺寸相似，且所有的主接觸墊圖案呈棋盤狀交錯排布，所述主接觸墊圖案彼此之間具有第四間距；

第一邊緣版圖區，分布在所述主版圖區的一邊外側，所述第一邊緣版圖區中設有至少一個第一邊緣接觸墊圖案，且每個所述第一邊緣接觸墊圖案的面積大于每個所述主接觸墊圖案的面積，所述第一邊緣版圖區與所述主版圖區之間具有第一邊緣間距；