[實用新型]面板組件、晶圓封裝體以及芯片封裝體

有效

• 申請號: 201921611779.5
• 申請日: 2019-09-26
• 公開（公告）號: CN210607192U
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 周輝星
• 申請（專利權）人: PEP創新私人有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/56;H01L23/31;H01L23/485
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 焦玉恒

本公開的實施例提供一種面板組件、晶圓封裝體以及芯片封裝體。該面板組件包括：至少一個晶圓，所述晶圓包括彼此相對的第一面和第二面以及連接所述第一面和所述第二面的側面，所述第一面為活性面；連接部，位于所述晶圓的側面且連接到所述晶圓，所述連接部包括與所述晶圓的第一面位于同一側的第三面和與所述晶圓的第二面位于同一側的第四面，所述第三面與所述第一面形成所述面板組件的待處理面；以及第一介電層，至少位于所述晶圓的第一面。根據本公開實施例的面板組件可以提高晶圓的封裝效率以及利用率。

技術領域

本公開的實施例涉及一種面板組件、晶圓封裝體以及半導體芯片封裝體。

背景技術

近年來，隨著電子設備小型輕量化以及信息處理量需求增大，小型量輕、運行速度快的芯片成為市場主流需求。芯片級封裝CSP(Chip Scale Package)由于體積小，厚度薄，芯片產生的熱可以通過很短的通道傳導到外界、芯片長時間運行的可靠性高、線路阻抗小以及芯片運行速度快等優勢，成為最先進的集成電路封裝形式。因此，CSP封裝芯片在電子設備中迅速獲得應用。

晶圓級芯片尺寸封裝(wafer level CSP)是在單個晶圓(wafer)的活性面通過例如甩光膠、光刻、顯影、濺射、電鍍以及剝膜等工藝形成導電層。在導電層上形成介電層，并將形成導電層和介電層后的晶圓分割成單粒芯片完成封裝。

實用新型內容

根據本公開的至少一個實施例提供一種面板組件，包括：至少一個晶圓，所述晶圓包括彼此相對的第一面和第二面以及連接所述第一面和所述第二面的側面，所述第一面為活性面；連接部，位于所述晶圓的側面且連接到所述晶圓，所述連接部包括與所述晶圓的第一面位于同一側的第三面和與所述晶圓的第二面位于同一側的第四面，所述第三面與所述第一面形成所述面板組件的待處理面；以及第一介電層，至少位于所述晶圓的第一面。

在一些示例中，所述第一介電層的表面與所述連接部的第三面大致位于同一平面。

在一些示例中，所述連接部的第三面與所述晶圓的第一面大致位于同一平面，所述第一介電層位于所述面板組件的待處理面上。

在一些示例中，所述面板組件包括彼此分隔設置的多個晶圓。

在一些示例中，所述面板組件還包括：導電層，位于所述待處理面上，且位于所述第一介電層遠離所述晶圓的一側。

在一些示例中，所述第一介電層中包括通孔，以露出所述晶圓的第一面上的焊墊。

在一些示例中，所述導電層包括位于所述晶圓的第一面上的有效導電層以及位于所述連接部的第三面上的虛設導電層。

在一些示例中，所述虛設導電層至少形成在圍繞所述晶圓的環狀區域內，且所述環狀區域的寬度大于5mm。

在一些示例中，所述面板組件還包括導電件，從所述連接部的第三面露出，位于所述面板組件的周邊區域且與所述晶圓間隔。

在一些示例中，所述連接部包括位于所述晶圓的側面的第一部分和位于所述晶圓的第二面的第二部分，所述第一部分和所述第二部分一體連接。

在一些示例中，所述連接部包括塑封層。

在一些示例中，所述連接部包括具有貫通的開口的型腔模，所述晶圓位于所述開口內，且所述開口的側壁與所述晶圓的側面之間的縫隙設置有固定材料以使所述晶圓與所述型腔模連接在一起。

在一些示例中，所述型腔模的材料包括導電材料。

在一些示例中，所述面板組件還包括：第二介電層，位于所述導電層遠離所述晶圓的一側，且覆蓋所述導電層的至少一部分。

在一些示例中，所述連接部的位于所述晶圓的第二面的第二部分具有預定的材料和厚度以減緩或消除所述面板組件的翹曲。