[實(shí)用新型]集成電路芯片測(cè)試系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201921496168.0
• 申請(qǐng)日: 2019-09-09
• 公開(kāi)（公告）號(hào): CN210665952U
• 公開(kāi)（公告）日: 2020-06-02
• 發(fā)明（設(shè)計(jì)）人: 張悅
• 申請(qǐng)（專利權(quán)）人: 合肥悅芯半導(dǎo)體科技有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 北京超凡宏宇專利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 劉亞飛

本實(shí)用新型提供一種集成電路芯片測(cè)試系統(tǒng)，涉及集成電路芯片測(cè)試技術(shù)領(lǐng)域。該系統(tǒng)包括：第一測(cè)試設(shè)備、第二測(cè)試設(shè)備、采集設(shè)備、存儲(chǔ)設(shè)備和計(jì)算設(shè)備，第一測(cè)試設(shè)備、采集設(shè)備、存儲(chǔ)設(shè)備和第二測(cè)試設(shè)備之間依次電連接，且計(jì)算設(shè)備分別與第一測(cè)試設(shè)備、第二測(cè)試設(shè)備、采集設(shè)備和存儲(chǔ)設(shè)備電連接；計(jì)算設(shè)備用于對(duì)第一測(cè)試設(shè)備、第二測(cè)試設(shè)備、采集設(shè)備和存儲(chǔ)設(shè)備進(jìn)行控制，采集設(shè)備在第一測(cè)試設(shè)備接入預(yù)設(shè)集成電路芯片時(shí)，采集針對(duì)預(yù)設(shè)集成電路芯片的運(yùn)行信號(hào)，并將運(yùn)行信號(hào)存儲(chǔ)至存儲(chǔ)設(shè)備；第二測(cè)試設(shè)備從存儲(chǔ)設(shè)備獲取運(yùn)行信號(hào)，并基于運(yùn)行信號(hào)對(duì)待測(cè)集成電路芯片進(jìn)行測(cè)試。本公開(kāi)能夠提高測(cè)試待測(cè)集成電路芯片的準(zhǔn)確性。

技術(shù)領(lǐng)域

本實(shí)用新型涉及集成電路芯片測(cè)試技術(shù)領(lǐng)域，具體而言，涉及一種集成電路芯片測(cè)試系統(tǒng)。

背景技術(shù)

集成電路芯片是一種微型電子器件或部件，采用一定的工藝，把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)。由于集成電路芯片如此復(fù)雜的結(jié)構(gòu)，因此，需要對(duì)集成電路芯片進(jìn)行測(cè)試，確認(rèn)其運(yùn)行性能。

現(xiàn)有技術(shù)中，對(duì)待測(cè)集成電路芯片進(jìn)行測(cè)試，是將待測(cè)集成電路芯片與測(cè)試設(shè)備連接起來(lái)，通過(guò)該測(cè)試設(shè)備向待測(cè)集成電路芯片輸入預(yù)設(shè)輸入信號(hào)，得到該待測(cè)集成電路芯片的輸出信號(hào)，從而根據(jù)該輸出信號(hào)確定其性能，完成測(cè)試。

但是，由于預(yù)設(shè)輸入信號(hào)通常是對(duì)待測(cè)集成電路芯片的工作環(huán)境進(jìn)行模擬得到，故障覆蓋率較低，從而導(dǎo)致待測(cè)集成電路芯片可能出現(xiàn)通過(guò)測(cè)試而在投入使用時(shí)出現(xiàn)較多故障的可能，即測(cè)試的準(zhǔn)確性低下。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于，針對(duì)上述現(xiàn)有技術(shù)中的不足，提供一種集成電路芯片測(cè)試系統(tǒng)，以解決對(duì)待測(cè)集成電路芯片測(cè)試的準(zhǔn)確性低下的問(wèn)題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型實(shí)施例采用的技術(shù)方案如下：

第一方面，本實(shí)用新型實(shí)施例提供了一種集成電路芯片測(cè)試系統(tǒng)，所述集成電路芯片測(cè)試系統(tǒng)包括：第一測(cè)試設(shè)備、第二測(cè)試設(shè)備、采集設(shè)備、存儲(chǔ)設(shè)備和計(jì)算設(shè)備，所述第一測(cè)試設(shè)備、所述采集設(shè)備、所述存儲(chǔ)設(shè)備和所述第二測(cè)試設(shè)備之間依次電連接，且所述計(jì)算設(shè)備分別與所述第一測(cè)試設(shè)備、所述第二測(cè)試設(shè)備、所述采集設(shè)備和所述存儲(chǔ)設(shè)備電連接；

所述計(jì)算設(shè)備用于根據(jù)針對(duì)所述第一測(cè)試設(shè)備、所述第二測(cè)試設(shè)備、所述采集設(shè)備和所述存儲(chǔ)設(shè)備的控制指令，分別對(duì)所述第一測(cè)試設(shè)備、所述第二測(cè)試設(shè)備、所述采集設(shè)備和所述存儲(chǔ)設(shè)備進(jìn)行控制；

所述采集設(shè)備在所述第一測(cè)試設(shè)備接入預(yù)設(shè)集成電路芯片時(shí)，采集針對(duì)所述預(yù)設(shè)集成電路芯片的運(yùn)行信號(hào)，并將所述運(yùn)行信號(hào)存儲(chǔ)至所述存儲(chǔ)設(shè)備；

所述第二測(cè)試設(shè)備從所述存儲(chǔ)設(shè)備獲取所述運(yùn)行信號(hào)，并基于所述運(yùn)行信號(hào)對(duì)待測(cè)集成電路芯片進(jìn)行測(cè)試，所述預(yù)設(shè)集成電路芯片與所述待測(cè)集成電路芯片的芯片類型相同。

可選地，所述運(yùn)行信號(hào)包括所述第一測(cè)試設(shè)備輸入至所述預(yù)設(shè)集成電路芯片的輸入信號(hào)以及所述預(yù)設(shè)集成電路芯片針對(duì)所述輸入信號(hào)的第一輸出信號(hào)；

所述第二測(cè)試設(shè)備具體用于將所述輸入信號(hào)輸入至所述待測(cè)集成電路芯片，獲取所述待測(cè)集成電路芯片針對(duì)所述輸入信號(hào)產(chǎn)生的第二輸出信號(hào)，并將所述第一輸出信號(hào)與所述第二輸出信號(hào)進(jìn)行比較。

可選地，所述集成電路芯片測(cè)試系統(tǒng)還包括接入器，所述接入器包括與所述預(yù)設(shè)集成電路芯片電連接的第一接口、與所述第一測(cè)試設(shè)備電連接的第二接口以及與所述采集設(shè)備電連接的第三接口；

所述接入器通過(guò)所述第一接口和所述第二接口獲取所述運(yùn)行信號(hào)，通過(guò)所述第三接口將所述運(yùn)行信號(hào)發(fā)送給所述采集設(shè)備。

可選地，所述接入器還包括信號(hào)放大器，所述信號(hào)放大器與所述第三接口電連接；