[實用新型]集成磁隔離芯片的邊沿檢測電路及邊沿轉換電路

有效

• 申請號: 201921367598.2
• 申請日: 2019-08-22
• 公開（公告）號: CN210958308U
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 王佐;袁思彤;文守甫;王建斌;羅和平;程瑜;李威
• 申請（專利權）人: 宜賓市敘芯半導體有限公司
• 主分類號: H03K5/125
• 分類號: H03K5/125;H03K5/06
• 代理公司: 成都惠迪專利事務所(普通合伙) 51215
• 代理人: 劉勛

集成磁隔離芯片的邊沿檢測電路和邊沿轉換電路，涉及集成電路技術。本實用新型包括：第一PMOS管，其源極接參考高電平，漏極接第二PMOS管的源極，柵極接信號輸入端和第一輸出點；第二PMOS管，其漏極接第二參考點，其柵極接第三PMOS管的柵極和漏極；第三PMOS管，其源極接參考高電平，其漏極通過第一電流源接地；第四NMOS管，其源極接地，柵極和漏極接第五NMOS管的柵極，漏極還接第二電流源的輸出端；第五NMOS管，其源極接第六NMOS管的漏極，其漏極接第二輸出點，漏極還通過電容接地；第六NMOS管，其源極接地，柵極接信號輸入端。本實用新型的優點是電壓比較穩定，沒有了漏極寄生電容充放電的問題，開關速度快，而且沒有電荷分流的問題。同時解決了數字控制信號電荷注入的問題。

技術領域

本實用新型涉及集成電路技術。

背景技術

隔離器的作用是在醫療、通信、工業總線控制等場合中將電路系統中各具獨立功能的電路模塊隔離開來，避免了各功能模塊之間的相互影響，保護敏感電路不受危險電壓和電流的損壞。在圖2、圖3和圖4中顯示了兩個地，即gnd1和 gnd2，gnd1和gnd2可以處于不同電勢。

長期以來大量使用的電路隔離器件是光耦器件，但是光耦器件壽命短、數據傳輸速率低、性能不穩定、體積過大，其缺點非常明顯。

近十年來出現的一種新的隔離方式是使用片上集成變壓器作為隔離器件進行隔離，也就是磁耦隔離。片上集成變壓器加工在硅片上，變壓器的原端線圈與副端線圈之間有一層隔離材料，從而起到隔離作用。磁耦隔離利用電磁感應定律，通過兩個線圈之間的變化磁場實現了在隔離層上的數據通信。磁耦隔離具有壽命長、數據傳輸速率高、性能穩定、體積小等優點。

圖1(a)是該類芯片架構的示意圖，圖中DIE1、DIE2和DIE3分別為編碼器芯片、解碼器芯片和硅基變壓器芯片，DIE1和DIE2使用常規的CMOS工藝設計，DIE3使用的是自主研發的制造工藝。DIE1、DIE2和DIE3這三塊裸片集成在一個封裝里面，它們之間通過封裝線進行連接。

由于集成磁耦隔離器件體積小，線圈電感量小，原端線圈與副端線圈在高頻段的耦合系數更高，更利于傳輸信號，所以一般要對輸入的低頻方波信號進行編碼，對其頻率進行提升，以利于其通過變壓器進行傳輸。一種常用的提升頻率的方法就是對輸入的方波信號進行邊緣檢測，把方波信號的上升沿和下降沿轉換為一個持續時間大約為兩納秒的短脈沖，當此脈沖通過變壓器后，再把它們恢復為方波的上升沿或下降沿。這種方法有一個問題，就是如何區分上升沿和下降沿的問題。圖1(b)為這一編解碼過程的流程圖。

文獻[1]介紹了一種使用兩個變壓器分別傳輸上升沿脈沖和下降沿脈沖的方法，如圖2所示。在該方案中，輸入方波的上升沿和下降沿都分別被轉換為一個單脈沖，然后這兩個單脈沖分別用兩個不同的變壓器進行傳輸，通過變壓器后，這兩個單脈沖再分別被恢復為上升沿和下降沿。這種做法的缺點就是需要用到兩個變壓器，浪費了芯片面積。

文獻[2]和文獻[3]介紹了一種雙-單脈沖編碼方案，如圖3所示。在該方案中，上升沿用雙脈沖表示，下降沿用單脈沖表示。這種方案的缺點是解碼電路需要辨認出雙脈沖和單脈沖，雙脈沖跟單脈沖之間需要有一定的距離，這樣會影響到數據的傳輸速率(即輸入方波信號的上升沿和下降沿之間要有一定距離，從而方波信號的頻率不能太高)。同時，編碼、解碼電路相對來說會比較復雜。

經檢索，現在市場上磁耦隔離產品的最大傳輸速率是150Mbps(bps為bit persecond，即比特每秒，應用于不歸零信號，下同)，即75MHz方波頻率(見文獻[4])。

參考文獻：

[1]B.Chen,J.Wynne,and R.Lkiger,“High speed digital isolators usingmicroscale on-chip transformers,”Elektronik Mag.,2003.