[實用新型]一種伺服驅動器及驅動系統

有效

• 申請號: 201921287293.0
• 申請日: 2019-08-09
• 公開（公告）號: CN210605458U
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 周強
• 申請（專利權）人: 深圳市弘粵驅動有限公司
• 主分類號: G05B19/414
• 分類號: G05B19/414
• 代理公司: 深圳市徽正知識產權代理有限公司 44405
• 代理人: 盧杏艷

1.一種伺服驅動器，連接上位機，其特征在于，包括一電路板，所述電路板上設置有驅動器接口、輸入單元、并串單元、CPU、串并單元和輸出單元；所述驅動器接口連接輸入單元、輸出單元和上位機；所述并串單元連接輸入單元、CPU和串并單元，所述CPU連接串并單元，串并單元連接輸出單元；

所述驅動器接口用于與上位機之間進行信號的傳輸；所述輸入單元對輸入的各個數字輸入信號進行整流和光耦隔離處理，輸出對應的隔離數字信號；所述CPU控制并串單元將各個隔離數字信號并行輸入后轉為串行輸出，CPU還控制串并單元將串行輸出的信號轉為并行輸出可編程數字輸出信號，所述輸出單元對所述可編程數字輸出信號進行光耦隔離、整流后輸出光電隔離可編程的數字輸出信號給上位機。

2.根據權利要求1所述的伺服驅動器，其特征在于，所述輸入單元包括9個驅動輸入處理電路，第一驅動輸入處理電路至第九驅動輸入處理電路分別對9個數字輸入信號進行一對一的限流、整流、濾波、光耦隔離處理；

各驅動輸入處理電路的輸入端均連接驅動器接口，各驅動輸入處理電路的輸出端均連接并串單元。

3.根據權利要求2所述的伺服驅動器，其特征在于，所述第一驅動輸入處理電路包括第一二極管、第二二極管、第三二極管、第一電阻、第二電阻、第三電阻、第四電阻、第一光耦、第一電容和第二電容；

所述第一二極管的第1腳連接外部電源端；第一二極管的第2腳連接第二二極管的第2腳、第一電容的一端、第二電阻的一端和第一光耦的第1腳；第一二極管的第3腳連接第二二極管的第3腳、第一電容的另一端、第二電阻的另一端和第三二極管的正極；第二二極管的第1腳通過第一電阻連接驅動器接口，第三二極管的負極連接第一光耦的第2腳，第一光耦的第4腳連接第三電阻的一端、第四電阻的一端和第二電容的一端；第一光耦的第3腳連接第二電容的另一端和地，第三電阻的另一端連接第一供電端，第四電阻的另一端連接并串單元。

4.根據權利要求3所述的伺服驅動器，其特征在于，所述并串單元包括第一移位寄存器和第二移位寄存器；

所述第一移位寄存器的A腳、B腳、C腳、D腳、E腳、F腳、G腳、H腳與第一驅動輸入處理電路至第八驅動輸入處理電路的輸出端一對一連接；第二移位寄存器的A腳連接第九驅動輸入處理電路的輸出端；第一移位寄存器的腳連接第二移位寄存器的腳、CPU的SH_IO腳和串并單元；第一移位寄存器的QH腳連接第二移位寄存器的SER腳；第一移位寄存器的CLK腳連接第二移位寄存器的CLK腳、CPU的CLK_IO腳和串并單元；第一移位寄存器的INH腳連接其GND腳和地，第二移位寄存器的QH腳連接CPU的QH_IO腳，第二移位寄存器的INH腳連接其GND腳和地。

5.根據權利要求4所述的伺服驅動器，其特征在于，所述串并單元包括移位緩存器，所述移位緩存器的SI腳連接CPU的SI_IO腳，移位緩存器的腳連接其VCC腳和第一供電端，移位緩存器的SCK腳連接第一移位寄存器的CLK腳、第二移位寄存器的CLK腳和CPU的CLK_IO腳；移位緩存器的RCK腳連接第一移位寄存器的腳、第二移位寄存器的腳和CPU的SH_IO腳；移位緩存器的腳連接其GND腳和地，移位緩存器的A腳、B腳、C腳、D腳、E腳、F腳均連接輸出單元。

6.根據權利要求5所述的伺服驅動器，其特征在于，所述輸出單元包括6個驅動輸出處理電路，第一驅動輸出處理電路至第六驅動輸入處理電路分別對6個可編程數字輸出信號進行一對一的放大、限流處理；

各個驅動輸出處理電路的輸入端均連接串并單元，各個驅動輸出處理電路的輸出端均連接驅動器接口。