[實用新型]一種鍵合墻體扇出器件的三維封裝結構

有效

• 申請號: 201921282198.1
• 申請日: 2019-08-08
• 公開（公告）號: CN210200699U
• 公開（公告）日: 2020-03-27
• 發明（設計）人: 于大全
• 申請（專利權）人: 廈門云天半導體科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/065;H03H9/25;B81B7/02;B81C1/00
• 代理公司: 廈門市首創君合專利事務所有限公司 35204
• 代理人: 連耀忠;林燕玲

一種鍵合墻體扇出器件的三維封裝結構，器件第一表面具有功能區和若干焊盤；其特征在于：器件除第一表面外具有包封材料；在器件第一表面制備有墻體結構并延展至包封材料第一表面，該墻體結構局部覆蓋至少一焊盤且在焊盤處設有第一開口；設置有一蓋板與墻體結構粘結，并在器件的功能區形成空腔結構，蓋板上具有至少一個與第一開口相通的第二開口；蓋板表面設置有金屬互連結構通過第一開口、第二開口與焊盤電性連接。本實用新型能提高整體結構可靠性，降低風險、降低成本。

技術領域

本實用新型涉及半導體封裝領域，特別是一種鍵合墻體扇出器件的三維封裝結構。

背景技術

對于眾多MEMS，例如加速度計，RF開關，陀螺儀，以及多種傳感器，例如濾波器，CMOS圖像傳感器，都需要形成一個保護空腔，用來保護器件，并為器件提供真空或氣密工作環境。隨著技術的發展，芯片的尺寸越來越小，而對于很多器件，比如SAW濾波器，CMOS圖像傳感器，密封墻體不能設置在器件表面，因此，用來形成空腔的墻體尺寸越來越窄，鍵合面積的減少對結合力，對器件的可靠性帶來極大影響。必須要尋找新的低成本，高可靠性解決方案。

扇出型封裝技術是目前的一個主流先進封裝技術。隨著芯片集成度的進一步提高、I/O數的進一步增加，傳統晶圓級封裝(WLCSP)的難以滿足產品要求，需要解決WLCSP中I/O數過多與芯片面積過小的矛盾。英飛凌于2004年提出晶圓級扇出eWLB(Embedded WaferLevel BGA)技術(專利號US6727576B2)。該技術的主要特點是在芯片四周利用模塑料和芯片表面構建一個新的扇出平面，把金屬布線從芯片引到扇出表面。扇出型封裝技術原則上不再受芯片尺寸的限制，I/O數目，以及焊球節距都可以不再受限于芯片尺寸。由于不采用基板，封裝的厚度降低，具有優良的成本，電性優勢。

隨著FOWLP工藝技術逐漸成熟，成本不斷降低，同時加上芯片工藝的不斷提升，FOWLP將出現爆發性增長。為節距傳統AP處理器PoP封裝的厚度，提高電性能，在FOWLP技術基礎上，進一步開發了在模塑料上制作通孔互連的三維FOWLP堆疊技術。代表性的是臺積電研發的InFO技術，為蘋果A10,A11,A12處理器提供封裝服務，帶動了整個業界研發三維FOWLP堆疊技術的熱潮。

實用新型內容

本實用新型的主要目的在于克服現有技術中的上述缺陷，提出一種提高可靠性、降低風險和成本的一種鍵合墻體扇出器件的三維封裝結構。

本實用新型采用如下技術方案：

一種鍵合墻體扇出器件的三維封裝結構，器件第一表面具有功能區和若干焊盤；其特征在于：器件除第一表面外具有包封材料；在器件第一表面制備有墻體結構并延展至包封材料第一表面，該墻體結構局部覆蓋至少一焊盤且在焊盤處設有第一開口；設置有一蓋板與墻體結構粘結，并在器件的功能區形成空腔結構，蓋板上具有至少一個與第一開口相通的第二開口；蓋板表面設置有金屬互連結構通過第一開口、第二開口與焊盤電性連接。

優選的，所述蓋板為聚合物膜、玻璃、硅或陶瓷。

優選的，所述墻體結構為聚合物、玻璃、陶瓷或絕緣體。

優選的，所述器件的材質為鈮酸鋰、鉭酸鋰、玻璃或硅。

優選的，所述包封材料為聚合物、塑封料、環氧樹脂或玻璃漿料。

優選的，所述金屬互連結構包括導電線路、鈍化層和信號端口；該導電線路與蓋板間絕緣，該導電線路布設于蓋板表面并延伸至第二開口、第一開口以與焊盤電性連接；該鈍化層覆蓋導電線路和蓋板的外露表面，并設有第三開口；信號端口位于第三開口處以與導電線路電性連接。

優選的，所述信號端口為BGA焊球、鎳鈀金、鎳金或鈦銅焊盤。

由上述對本實用新型的描述可知，與現有技術相比，本實用新型具有如下有益效果：