[實用新型]一種基于FPGA的I2C/SPI配置IP核

有效

• 申請號: 201921187048.2
• 申請日: 2019-07-26
• 公開（公告）號: CN209842616U
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 張孝飛;趙素梅;劉強
• 申請（專利權）人: 山東浪潮人工智能研究院有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 37100 濟南信達專利事務所有限公司
• 代理人: 羅文曌

本實用新型涉及計算機技術領域，具體提供了一種基于FPGA的I2C/SPI配置IP核。所述IP核設置在FPGA上，由一個串口模塊、一個AXI Master模塊、若干個AXI Slave模塊、若干個I2C Master模塊和若干個SPI Master模塊組成；所述串口模塊與AXI Master模塊相連，I2C Master模塊和多個SPI Master模塊均通過AXI Slave模塊與AXI Master模塊相連接。與現有技術相比，本實用新型的基于FPGA的I2C/SPI配置IP核，具有設計合理、結構簡單、易于加工、體積小、使用方便等特點，具有良好的推廣價值。

技術領域

本實用新型涉及計算機技術領域，具體提供一種基于FPGA的I2C/SPI配置IP核。

背景技術

在現階段項目調試中，每次對帶有I2C接口或者SPI接口的芯片進行配置時都需要重新編寫程序進行配置，每次修改其中一個寄存器的值FPGA代碼都需要重新編譯一次，這樣嚴重了影響了板卡調試速度。

發明內容

本實用新型是針對上述現有技術的不足，提供一種設計合理、結構簡單、使用安全的基于FPGA的I2C/SPI配置IP核。

本實用新型解決其技術問題所采用的技術方案是：

一種基于FPGA的I2C/SPI配置IP核，所述IP核設置在FPGA上，由一個串口模塊、一個AXI Master模塊、若干個AXI Slave模塊、若干個I2C Master模塊和若干個SPI Master模塊組成；

所述串口模塊與AXI Master模塊相連，I2C Master模塊和多個SPI Master模塊均通過AXI Slave模塊與AXI Master模塊相連接。

進一步的，所述AXI Master模塊最多10個，AXI Slave模塊最多5個，I2C Master模塊最多5個。

進一步的，I2C Master模塊和SPI Master模塊均設置有對外接口。

優選的，所述串口模塊為專用RS232串口配置模塊。

進一步的，所述專用RS232串口配置模塊連接有控制終端設備。

優選的，所述的控制終端為PC機。

進一步的，所述FPGA上設置一個或多個IP核。

本實用新型的基于FPGA的I2C/SPI配置IP核和現有技術相比，具有以下突出的有益效果：

1、本實用新型可以解決現階段項目調試過程中對帶有I2C接口或者SPI接口的芯片進行配置時都需要重新編寫程序進行配置的問題，提高了板卡調試的速度。

2、適用的范圍廣，可廣泛的應用到信息控制中心、呼叫中心、證券/金融交易系統、銀行數據中心、工業控制環境、教學環境、測試中心、汽車電子等場所。

3、利用AXI Master模塊與I2C Master模塊和SPI Master模塊相互的配合，使信號傳輸更加的穩定，結構更加清晰。

4、具有設計合理、結構簡單、易于加工、體積小、使用方便等特點。

附圖說明

為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

附圖1是一種基于FPGA的I2C/SPI配置IP核的結構框圖；

附圖2是FPGA上配置2個IP核的結構框圖；