[實用新型]半導體結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201920964473.1
• 申請日: 2019-06-25
• 公開（公告）號: CN209691756U
• 公開（公告）日: 2019-11-26
• 發(fā)明（設計）人: 李重寰;朱虹;陸震生
• 申請（專利權）人: 上海籮箕技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 11227 北京集佳知識產(chǎn)權代理有限公司
• 代理人: 吳敏<國際申請>=<國際公布>=<進入國

1.一種半導體結(jié)構(gòu)，其特征在于，包括：

基底，所述基底包括主動區(qū)及包圍所述主動區(qū)的走線區(qū)；

第一擋墻，位于所述走線區(qū)的部分所述基底表面；

第一涂層，位于所述主動區(qū)的所述基底表面。

2.如權利要求1所述的半導體結(jié)構(gòu)，其特征在于，還包括：第一主附屬層，所述第一主附屬層位于所述第一擋墻與所述第一涂層之間。

3.如權利要求2所述的半導體結(jié)構(gòu)，其特征在于，所述走線區(qū)包括第一子走線區(qū)、第二子走線區(qū)及第三子走線區(qū)，所述第三子走線區(qū)與所述主動區(qū)相鄰接，所述第二子走線區(qū)位于所述第一子走線區(qū)與所述第三子走線區(qū)之間，所述第一擋墻位于所述第二子走線區(qū)的所述基底表面，所述第一主附屬層位于所述第三子走線區(qū)的所述基底表面。

4.如權利要求3所述的半導體結(jié)構(gòu)，其特征在于，所述第一擋墻的寬度小于所述第一涂層的寬度。

5.如權利要求2所述的半導體結(jié)構(gòu)，其特征在于，所述第一擋墻包括相對的第一側(cè)壁及第二側(cè)壁，所述第二側(cè)壁朝向所述第一涂層，所述第一側(cè)壁遠離所述第一涂層；所述半導體結(jié)構(gòu)還包括：第一副附屬層，所述第一副附屬層位于所述第一側(cè)壁表面上。

6.如權利要求1至5任一項所述的半導體結(jié)構(gòu)，其特征在于，所述基底還包括包圍所述主動區(qū)及所述走線區(qū)的焊盤區(qū)。

7.如權利要求1所述的半導體結(jié)構(gòu)，其特征在于，還包括：

第二擋墻，所述第二擋墻位于所述第一擋墻頂部；

第二涂層，所述第二涂層覆蓋所述第一涂層頂部。

8.如權利要求7所述的半導體結(jié)構(gòu)，其特征在于，所述第二擋墻包括相疊放的多個第二子擋墻，所述第二涂層包括相疊放的多個第二子涂層，所述第二子涂層的數(shù)量與所述第二子擋墻的數(shù)量相等。

9.如權利要求8所述的半導體結(jié)構(gòu)，其特征在于，相同層數(shù)的所述第二子涂層的頂部與所述第二子擋墻的頂部齊平。

10.如權利要求1所述的半導體結(jié)構(gòu)，其特征在于，所述第一擋墻的數(shù)量為一個或多個。

11.如權利要求10所述的半導體結(jié)構(gòu)，其特征在于，當所述第一擋墻的數(shù)量為多個時，相鄰所述第一擋墻的間距與所述第一擋墻的厚度的比值范圍為1～10。

12.如權利要求1所述的半導體結(jié)構(gòu)，其特征在于，所述第一擋墻的頂部與所述第一涂層的頂部齊平。

13.如權利要求1所述的半導體結(jié)構(gòu)，其特征在于，所述基底包括襯底及器件層，所述器件層覆蓋所述襯底頂部表面。