[實用新型]低功耗高可靠性激光熔絲電路

有效

• 申請?zhí)枺?/td>: 201920790508.4
• 申請日: 2019-05-29
• 公開（公告）號: CN209843701U
• 公開（公告）日: 2019-12-24
• 發(fā)明（設計）人: 張明;焦煒杰;楊金權;馬學龍;王新安;汪波
• 申請（專利權）人: 江蘇潤石科技有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/66
• 代理公司: 32369 無錫永樂唯勤專利代理事務所(普通合伙)
• 代理人: 張濤

1.一種低功耗高可靠性激光熔絲電路，包括芯片體、制備于芯片體內(nèi)的下激光熔絲體F_DOWN以及用于讀取下激光熔絲體F_DOWN邏輯狀態(tài)的熔絲狀態(tài)讀取電路；其特征是：還包括制備于芯片體內(nèi)且能與下激光熔絲體F_DOWN適配連接的上激光熔絲體F_UP，所述上激光熔絲體F_UP與下激光熔絲體F_DOWN以及熔絲狀態(tài)讀取電路適配連接；上激光熔絲體F_UP熔斷時，通過熔絲狀態(tài)讀取電路能讀取下激光熔絲體F_DOWN的邏輯狀態(tài)為0，下激光熔絲體F_DOWN熔斷時，通過熔絲狀態(tài)讀取電路能讀取下激光熔絲體F_DOWN的邏輯狀態(tài)為1。

2.根據(jù)權利要求1所述的低功耗高可靠性激光熔絲電路，其特征是：所述上激光熔絲體F_UP的一端與芯片體上的芯片電源端VDD連接，上激光熔絲體F_UP的另一端與下激光熔絲體F_DOWN的一端以及熔絲狀態(tài)讀取電路的輸入端IN連接，下激光熔絲體F_DOWN的另一端與芯片體上的虛擬地端連接；

利用晶圓級測試針卡電路能對芯片體進行修調(diào)測試，所述晶圓級測試針卡電路的供電輸出端與芯片體的芯片電源端VDD連接，晶圓級測試針卡電路的虛擬地端與芯片體的虛擬地端連接，晶圓級測試針卡電路的GND端與芯片體的GND端連接，在晶圓級測試針卡電路內(nèi)，晶圓級測試針卡電路的虛擬地端與晶圓級測試針卡電路的GND端通過限流電阻Rt連接。

3.根據(jù)權利要求1所述的低功耗高可靠性激光熔絲電路，其特征是：所述上激光熔絲體F_UP的一端與芯片體上的虛擬VDD端連接，上激光熔絲體F_UP的另一端與下激光熔絲體F_DOWN的一端以及熔絲狀態(tài)讀取電路的輸入端連接，下激光熔絲體F_DOWN的另一端與芯片體上的GND端連接；

還包括修調(diào)測試用的晶圓級測試針卡電路，所述晶圓級測試針卡電路的供電輸出端與芯片體上的芯片電源端VDD連接，晶圓級測試針卡電路的虛擬VDD端與芯片體上的虛擬VDD端連接，晶圓級測試針卡電路的GND端與芯片體上的GND端連接；在晶圓級測試針卡電路內(nèi)，晶圓級測試電路的供電輸出端與晶圓級測試針卡電路的虛擬VDD端通過限流電阻Rm連接。

4.根據(jù)權利要求2所述的低功耗高可靠性激光熔絲電路，其特征是：所述熔絲狀態(tài)讀取電路包括PMOS管Q13以及NMOS管Q14，所述PMOS管Q13的柵極端、NMOS管Q14的柵極端與上激光熔絲體F_UP、下激光熔絲體F_DOWN連接，PMOS管Q13的源極端與芯片電源端VDD連接，NMOS管Q14的源極端與芯片體上的GND端連接，PMOS管Q13的漏極端與NMOS管Q14的漏極端相互連接后能形成熔絲狀態(tài)讀取電路的輸出端OUT。

5.根據(jù)權利要求2所述的低功耗高可靠性激光熔絲電路，其特征是：所述熔絲狀態(tài)讀取電路包括PMOS管Q3、PMOS管Q4、PMOS管Q5、PMOS管Q6、NMOS管Q7以及NMOS管Q8，PMOS管Q3的源極端以及PMOS管Q3的襯底均與芯片體上的芯片電源端VDD連接，PMOS管Q3的漏極端與PMOS管Q4的源極端連接，PMOS管Q4的漏極端與PMOS管Q5的源極端連接，PMOS管Q5的漏極端與PMOS管Q6的源極端以及PMOS管Q9的源極端連接，PMOS管Q9的柵極端與PMOS管Q6的漏極端、NMOS管Q7的漏極端、NMOS管Q10的柵極端、PMOS管Q11的柵極端以及NMOS管Q12的柵極端連接；

NMOS管Q7的源極端與NMOS管Q8的漏極端、NMOS管Q10的源極端連接，NMOS管Q8的源極端、NMOS管Q8的襯底、NMOS管Q7的襯底以及NMOS管Q10的襯底均與芯片體上的GND端連接，PMOS管Q9的漏極端通過電阻R3與芯片體上的GND端連接，PMOS管Q9的襯底與芯片體的芯片電源端VDD連接，NMOS管Q10的漏極端通過電阻R2與芯片體上的芯片電源端VDD連接，PMOS管Q11的源極端以及PMOS管Q11的襯底均與芯片體上的芯片電源端VDD連接，NMOS管Q12的源極端以及NMOS管Q12的襯底均與芯片體上的GND端連接；

PMOS管Q4的襯底、PMOS管Q5的襯底以及PMOS管Q6的襯底均與芯片體上的芯片電源端VDD連接，PMOS管Q5的柵極端、PMOS管Q6的柵極端、NMOS管Q7的柵極端以及NMOS管Q8的柵極端相互連接后能形成所述熔絲狀態(tài)讀取電路的輸入端IN，PMOS管Q11的漏極端與NMOS管Q12的漏極端相互連接后能形成所述熔絲狀態(tài)讀取電路的輸出端OUT。