[實用新型]一種用于實現基于FPGA的SDRAM控制系統的硬件裝置

有效

• 申請號: 201920638540.0
• 申請日: 2019-05-06
• 公開（公告）號: CN210573757U
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 曹志強;陳良;霍亮
• 申請（專利權）人: 華峰測控技術（天津）有限責任公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京華夏正合知識產權代理事務所(普通合伙) 11017
• 代理人: 韓登營

本實用新型提供了一種用于實現基于FPGA的SDRAM控制系統的硬件裝置，包括FPGA單元及與其連接的若干片SDRAM；所述FPGA單元包括指令譯碼模塊、狀態機模塊、讀模塊、寫模塊、數據總線和控制總線。本實用新型通過采用一個基于三段式設計理論的狀態機模塊對多片SDRAM進行選通讀寫控制、同時讀或同時寫控制，并滿足每片SDRAM對刷新時間的要求，且不會造成數據丟失，能夠適用更廣的應用場景，同時在刷新狀態對讀寫請求進行檢查，能夠避免狀態機模塊在刷新狀態無法響應讀寫請求，因此該狀態機模塊的設計能夠具有較好的穩定性，具有綜合效率較高、便于項目后期的維護和升級等諸多優勢，同時還具有優化布局和節省資源的優勢。

技術領域

本發明涉及數字IC測試系統中SDRAM控制器設計領域，特別涉及一種用于實現基于FPGA的SDRAM控制系統的硬件裝置。

背景技術

目前，在數字IC測試系統中，需要將大量的圖形數據存儲在外部存儲器中，在芯片測試時將圖形數據從外部存儲器中讀出、并對數字芯片功能進行測試。SDRAM(SynchronousDynamic Random Access Memory，SDRAM)是一款高速、高容量動態存儲器，與SRAM相比，不僅容量大得多，并且價格也相對便宜，因而在數字IC測試系統及其他工業領域獲得廣泛應用。目前市場上雖然有一些通用的SDRAM 控制器，但存在設置復雜、代碼可讀性差、模塊較多、無法針對特定的系統，發揮不了SDRAM的優勢。并且，市場上的SDRAM控制器多是針對一片SDRAM進行設計的，在FPGA(Field Programmable Gate Array,FPGA)芯片上若要同時控制多片SDRAM則需要重復多次例化，這樣的設計對后期代碼的維護和升級造成很大的困難。

例如，公開號為CN106649157A的專利文獻《基于FPGA的 SDRAM控制系統》，通過一個接口轉換模塊實現了將不同FPGA廠商的不同SDRAM控制器IP接口轉換成一種通用的RAM(Random Access Memory，隨機存取存儲器)接口，從而實現在不同廠商的FPGA 中都可以使用SDRAM存儲器，但這種基于Xilinx SDRAM控制器IP 的設計方案不能適應在數字IC測試系統中對SDRAM的復雜使用需求。

由于在數字IC測試系統中，需要實現對SDRAM的任意地址任意長度的寫突發訪問，并且其控制總線需要和上一層模塊進行兼容；在讀訪問SDRAM時，需要實現任意地址任意長度的讀突發訪問，并要根據不同的速率將數據從SDRAM中讀出；除此之外，在數字IC 測試系統中往往需要用到多塊SDRAM，因此控制器需要能夠同時控制多塊SDRAM，并且要滿足不同訪問情況下每塊SDRAM的刷新需求。而這種在數字IC測試系統中對SDRAM多樣且復雜的使用需求是一般的SDRAM控制方案所不能實現的，因此需要一種專門設計的 SDRAM控制系統。

發明內容

有鑒于此，本發明的主要目的在于提供一種用于實現基于FPGA 的SDRAM控制系統的硬件裝置，通過采用一個基于三段式設計理論的狀態機模塊控制模塊對多片SDRAM進行選通讀寫控制、同時讀或同時寫控制，并滿足每片SDRAM對刷新時間的要求，且不會造成數據丟失，能夠適用更廣的應用場景，同時在刷新狀態對讀寫請求進行檢查，能夠避免狀態機模塊在刷新狀態無法響應讀寫請求，因此該狀態機模塊的設計能夠具有較好的穩定性，具有綜合效率較高、便于項目后期的維護和升級等諸多優勢，同時，對多片SDRAM采用模塊共用方式，還具有優化布局和節省資源的優勢。

本發明提供的一種用于實現基于FPGA的SDRAM控制系統的硬件裝置，包括FPGA單元及與其連接的若干片SDRAM；

所述FPGA單元包括指令譯碼模塊、狀態機模塊、讀模塊、寫模塊、數據總線和控制總線；

所述指令譯碼模塊用于將來自外部總線的指令進行譯碼；