[實用新型]一種P型VDMOS的high-side高速驅動電路

有效

• 申請號: 201920550018.7
• 申請日: 2019-04-22
• 公開（公告）號: CN210137309U
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 方建平;邊疆;張適
• 申請（專利權）人: 西安拓爾微電子有限責任公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 金鳳

1.一種P型VDMOS的high-side高速驅動電路，包括P溝道增強型MOS管PM1-PM8，高壓P溝道增強型MOS管PM9-PM10，N溝道增強型MOS管NM1-NM12，高壓VDMOS管VDMOS1，電阻R1-R2，穩壓二極管D1-D2，電流源IDC，反相器INV1-INV3，或非門NOR1-NOR2，遲滯電路Delay1-Delay2，高壓輸入端口VCC、輸出端口VOUT和邏輯輸入端口HS-ON，其特征在于：

所述P溝道增強型MOS管PM1源極連接VCC端口，柵極漏極連接MOS管PM2柵極和MOS管NM2漏極；所述P溝道增強型MOS管PM2源極連接VCC端口，柵極連接MOS管PM1柵極和MOS管NM2漏極，漏極連接MOS管PM3的漏極、MOS管PM4的柵極、MOS管NM4的漏極、二極管D2的陽極和高壓MOS管PM9的柵極；所述P溝道增強型MOS管PM3源極連接VCC端口，柵極連接MOS管PM4的漏極、二極管D1的陽極、MOS管PM6的漏極、MOS管PM7的柵極、電阻R1的另一端、MOS管PM8的源極和MOS管NM8的漏極，漏極連接MOS管PM2的漏極、MOS管PM4的柵極、MOS管NM4的漏極、二極管D2的陽極、高壓MOS管PM9的柵極；所述P溝道增強型MOS管PM4源極連接VCC端口，柵極連接MOS管PM2的漏極、MOS管PM3的漏極、MOS管NM4的漏極、二極管D2的陽極和高壓MOS管PM9的柵極，漏極連接MOS管PM3的柵極、二極管D1的陽極、MOS管PM6的漏極、MOS管PM7的柵極、電阻R1的另一端、MOS管PM8的源極和MOS管NM8的漏極；所述二極管D1陰極連接VCC端口，陽極連接MOS管PM3的柵極、MOS管PM4的漏極、MOS管PM6的漏極、MOS管PM7的柵極、電阻R1的另一端、MOS管PM8的源極和MOS管NM8的漏極；所述二極管D2陰極連接VCC端口，陽極連接MOS管PM2的漏極、MOS管PM3的漏極、MOS管NM4的漏極、MOS管PM4的柵極和高壓MOS管PM9的柵極；其中MOS管PM1和PM2構成電流鏡電路，MOS管PM3和PM4構成鉗位電路，電流鏡電路、鉗位電路和穩壓二極管D1、D2共同將MOS管PM3和PM4的漏極支路根據不同工作狀態對應支路電壓鉗位在VCC-V_DZ電壓值，V_DZ為穩壓二極管壓降電壓；

所述P溝道增強型MOS管PM5源極連接VCC端口，柵極漏極連接MOS管PM6的柵極和MOS管NM6的漏極；所述P溝道增強型MOS管PM6源極連接VCC端口，柵極連接MOS管PM5的柵極漏極和MOS管NM6的漏極，漏極連接MOS管PM3的柵極、MOS管PM4的漏極、二極管D1的陽極、MOS管PM7的柵極、電阻R1的另一端、MOS管PM8的源極和MOS管NM8的漏極；所述P溝道增強型MOS管PM7源極連接VCC端口，柵極連接MOS管PM3的柵極、MOS管PM4的漏極、二極管D1的陽極、MOS管PM6的漏極、電阻R1的另一端、MOS管PM8的源極和MOS管NM8的漏極，漏極連接電阻R1的一端；所述P溝道增強型MOS管PM8源極連接MOS管PM3的柵極、MOS管PM4的漏極、二極管D1的陽極、MOS管PM7的柵極、電阻R1的另一端、MOS管PM6的漏極和MOS管NM8的漏極，柵極漏極連接高壓MOS管PM10的柵極和MOS管NM10的漏極；所述電阻R1一端連接MOS管PM7的漏極，另一端連接MOS管PM3的柵極、MOS管PM4的漏極、二極管D1的陽極、MOS管PM7的柵極、MOS管PM6的漏極、MOS管PM8的源極和MOS管NM8的漏極；其中MOS管MP5和MP6構成電流鏡電路，電阻R1起負載電阻的作用；

所述高壓P溝道增強型MOS管PM9源極連接VCC端口，柵極連接MOS管PM2的漏極、MOS管PM3的漏極、MOS管NM4的漏極、MOS管PM4的柵極和二極管D2的陽極，漏極連接高壓MOS管PM10的源極、高壓VDMOS管VDMOS1的柵極和電阻R2的另一端；所述高壓P溝道增強型MOS管PM10源極連接高壓MOS管PM9的漏極、高壓VDMOS管VDMOS1的柵極和電阻R2的另一端，柵極連接MOS管PM8的柵極漏極和MOS管NM10的漏極，漏極接地；所述高壓VDMOS管VDMOS1的源極連接VCC端口，柵極連接高壓MOS管PM9的漏極、高壓MOS管PM10的源極和電阻R2的另一端，漏極連接VOUT輸出端口；所述電阻R2一端連接VCC端口，另一端連接高壓MOS管PM9的漏極、高壓MOS管PM10的源極和高壓VDMOS管VDMOS1的柵極；其中MOS管PM9和PM10構成推挽級輸出電路，電阻R2為高壓MOS管PM10的源極支路的偏置電阻，高壓VDMOS管VDMOS1為整體電路的輸出功率管；

所述電流源IDC正端連接VCC端口，負端連接MOS管NM1的柵極漏極、MOS管NM3的柵極、MOS管NM5的柵極、MOS管NM7的柵極、MOS管NM9的柵極、MOS管NM11的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM1源極接地，柵極漏極連接電流源IDC負端、MOS管NM3的柵極、MOS管NM5的柵極、MOS管NM7的柵極、MOS管NM9的柵極、MOS管NM11的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM3源極接地，漏極連接MOS管NM2的源極，柵極連接電流源IDC負端、MOS管NM1的柵極漏極、MOS管NM5的柵極、MOS管NM7的柵極、MOS管NM9的柵極、MOS管NM11的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM5源極接地，漏極連接MOS管NM4的源極，柵極連接電流源IDC負端、MOS管NM1的柵極漏極、MOS管NM3的柵極、MOS管NM7的柵極、MOS管NM9的柵極、MOS管NM11的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM7源極接地，漏極連接MOS管NM6的源極，柵極連接電流源IDC負端、MOS管NM1的柵極漏極、MOS管NM3的柵極、MOS管NM5的柵極、MOS管NM9的柵極、MOS管NM11的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM9源極接地，漏極連接MOS管NM8的源極，柵極連接電流源IDC負端、MOS管NM1的柵極漏極、MOS管NM3的柵極、MOS管NM5的柵極、MOS管NM7的柵極、MOS管NM11的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM11源極接地，漏極連接MOS管NM10的源極，柵極連接電流源IDC負端、MOS管NM1的柵極漏極、MOS管NM3的柵極、MOS管NM5的柵極、MOS管NM7的柵極、MOS管NM9的柵極和MOS管NM12的柵極；所述N溝道增強型MOS管NM12源極接地，漏極連接MOS管NM10的源極，柵極連接電流源IDC負端、MOS管NM1的柵極漏極、MOS管NM3的柵極、MOS管NM5的柵極、MOS管NM7的柵極、MOS管NM9的柵極和MOS管NM11的柵極；其中電流源IDC提供偏置電流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12構成電流鏡電路，電流鏡電路負責鏡像電流源IDC產生的電流；

所述N溝道增強型MOS管NM2源極連接MOS管NM3的漏極，柵極連接或非門NOR2的輸出端，漏極連接MOS管PM1的柵極漏極和MOS管PM2的柵極；所述N溝道增強型MOS管NM4源極連接MOS管NM5的漏極，柵極連接遲滯電路Delay1輸出端和或非門NOR1的輸入一端，漏極連接MOS管PM2的漏極、MOS管PM3的漏極、MOS管PM4的柵極、二極管D2的陽極和高壓MOS管PM9的柵極；所述N溝道增強型MOS管NM6源極連接MOS管NM7的漏極，柵極連接或非門NOR1的輸出端，漏極連接MOS管PM5的柵極漏極和MOS管PM6的柵極；所述N溝道增強型MOS管NM8源極連接MOS管NM9的漏極，柵極連接反相器INV2低的輸出端和或非門NOR1的輸入另一端，漏極連接MOS管PM3的柵極、MOS管PM4的漏極、二極管D1的陽極、MOS管PM6的漏極、MOS管PM7的柵極，電阻R1的另一端和MOS管PM8的源極；所述N溝道增強型MOS管NM10源極連接MOS管NM11的漏極和MOS管NM12的漏極，柵極連接反相器INV3的輸出端和或非門NOR2的輸入一端，漏極連接MOS管PM8的柵極漏極和高壓MOS管PM10的柵極；其中MOS管NM2、NM4、NM6、NM8和NM10均為開關管，通過邏輯電路控制各自支路的通斷；

所述反相器INV1輸入端連接邏輯輸入端口HS-ON，輸出端連接遲滯電路Delay1輸入端、反相器INV2輸入端、或非門NOR2輸入另一端和遲滯電路Delay2輸入端；所述遲滯電路Delay1輸入端連接反相器INV1輸出端、反相器INV2輸入端、或非門NOR2輸入另一端和遲滯電路Delay2輸入端，輸出端連接MOS管NM4的柵極和或非門NOR1的輸入一端；所述反相器INV2輸入端連接反相器INV1輸出端、遲滯電路Delay1輸入端、或非門NOR2輸入另一端和遲滯電路Delay2輸入端，輸出端連接或非門NOR1的另一輸入端和MOS管NM8的柵極；所述或非門NOR1輸入一端連接遲滯電路Delay1的輸出端和MOS管NM4的柵極，輸入另一端連接反相器INV2的輸出端和MOS管NM8的柵極，輸出端連接MOS管NM6的柵極；所述遲滯電路Delay2輸入端連接反相器INV1的輸出端、遲滯電路Delay1的輸入端、反相器INV2的輸入端和或非門NOR2的另一輸入端，輸出端連接反相器INV3的輸入端；所述反相器INV3輸入端連接遲滯電路Delay2的輸出端，輸出端連接或非門DOR2的輸入一端和MOS管NM10的柵極；所述或非門NOR1輸入一端連接反相器INV3的輸出端和MOS管NM10的柵極，輸出端連接MOS管NM2的柵極；其中反相器INV1、遲滯電路Delay1、反相器INV2、或非門NOR1、遲滯電路Delay2、反相器INV3和或非門NOR1構成邏輯電路，根據邏輯輸入端口HS-ON的輸入高低電平狀態轉化成對應開關管的邏輯電平，進而控制各個開關管的通斷狀態。