[實用新型]靜電放電保護電路及集成電路芯片

有效

• 申請號: 201920550016.8
• 申請日: 2019-04-22
• 公開（公告）號: CN209823413U
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 許杞安
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 11438 北京律智知識產權代理有限公司
• 代理人: 袁禮君;孫寶海

1.一種靜電放電保護電路，應用于集成電路芯片中，所述集成電路芯片包括：供電端、信號輸入端和接地端，其特征在于，所述靜電放電保護電路包括：第一保護電路及第二保護電路；所述第一保護電路包括：第一NMOS管；所述第二保護電路包括：電容、第二NMOS管及第三NMOS管；

其中，所述電容的一端電連接至所述供電端，所述電容的另一端電連接至所述第三NMOS管的漏極，所述第三NMOS管的源極電連接至所述接地端，所述第三NMOS管的柵極電連接至所述供電端；

其中，所述第一NMOS管的漏極電連接至所述信號輸入端，所述第一NMOS管的源極電連接至所述接地端，所述第一NMOS管的柵極電連接至所述第三NMOS管的漏極；

其中，所述第二NMOS管的漏極電連接至所述供電端，所述第二NMOS管的源極電連接至所述接地端，所述第二NMOS管的柵極電連接至所述第三NMOS管的漏極。

2.根據權利要求1所述的靜電放電保護電路，其特征在于，還包括第一電阻；所述第一電阻的第一端電連接至所述信號輸入端。

3.根據權利要求2所述的靜電放電保護電路，其特征在于，還包括：第三保護電路；所述第三保護電路包括：第一PMOS管、第二PMOS管及第四NMOS管；其中，所述第一PMOS管的源極電連接至所述供電端，所述第一PMOS管的漏極電連接至所述第一電阻的第二端，所述第一PMOS管的柵極電連接至所述第二PMOS管的漏極；所述第二PMOS管的源極電連接至所述供電端，所述第二PMOS管的柵極電連接至所述接地端；所述第四NMOS管的源極電連接至所述接地端，所述第四NMOS管的漏極電連接至所述第一電阻的第二端，所述第四NMOS管的柵極電連接至所述第三NMOS管的漏極。

4.根據權利要求3所述的靜電放電保護電路，其特征在于，所述第三保護電路還包括：第二電阻；其中，所述第二PMOS管的柵極通過所述第二電阻電連接至所述接地端。

5.根據權利要求2所述的靜電放電保護電路，其特征在于，還包括：第三保護電路；所述第三保護電路包括：第一PMOS管、第二PMOS管、第四NMOS管及第五NMOS管；其中，所述第一PMOS管的源極電連接至所述供電端，所述第一PMOS管的漏極電連接至所述第一電阻的第二端，所述第一PMOS管的柵極電連接至所述第二PMOS管的漏極；所述第二PMOS管的源極電連接至所述供電端，所述第二PMOS管的柵極電連接至所述接地端；所述第四NMOS管的源極電連接至所述接地端，所述第四NMOS管的漏極電連接至所述第一電阻的第二端，所述第四NMOS管的柵極電連接至所述第五NMOS管的漏極；所述第五NMOS管的源極電連接至所述接地端，所述第五NMOS管的柵極電連接至所述供電端。

6.根據權利要求5所述的靜電放電保護電路，其特征在于，所述第三保護電路還包括：第二電阻與第三電阻；其中，所述第二PMOS管的柵極通過所述第二電阻電連接至所述接地端；所述第五NMOS管的柵極通過所述第三電阻電連接至所述供電端。

7.根據權利要求1所述的靜電放電保護電路，所述第一保護電路還包括：二極管，所述二極管的正極電連接至所述信號輸入端，所述二極管的負極電連接至所述供電端。

8.根據權利要求1-7任一項所述的靜電放電保護電路，所述第二保護電路還包括：第四電阻；其中，所述第三NMOS管的柵極通過所述第四電阻電連接至所述供電端。

9.一種集成電路芯片，其特征在于，包括：供電端、信號輸入端、接地端及根據權利要求1-8任一項所述的靜電放電保護電路。

10.根據權利要求9所述的集成電路芯片，其特征在于，還包括：反相器，所述反相器包括：第三PMOS管和第六NMOS管，所述第三PMOS管的源極電連接至所述供電端，所述第三PMOS管的漏極電連接至所述第六NMOS管的漏極，所述第三PMOS管的柵極通過所述靜電放電保護電路的一電阻電連接至所述信號輸入端，所述第六NMOS管的柵極通過所述電阻電連接至所述信號輸入端，所述第六NMOS管的源極電連接至所述接地端。