[實用新型]半導(dǎo)體互連結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201920439261.1
• 申請日: 2019-04-02
• 公開（公告）號: CN210015847U
• 公開（公告）日: 2020-02-04
• 發(fā)明（設(shè)計）人: 吳秉桓
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/535
• 代理公司: 11438 北京律智知識產(chǎn)權(quán)代理有限公司
• 代理人: 袁禮君;闞梓瑄

本公開提供一種半導(dǎo)體互連結(jié)構(gòu)。半導(dǎo)體互連結(jié)構(gòu)包括：第一半導(dǎo)體結(jié)構(gòu)，上表面為第一介質(zhì)層，第一介質(zhì)層包括第一導(dǎo)電結(jié)構(gòu)；第二半導(dǎo)體結(jié)構(gòu)，鍵合于第一介質(zhì)層，上表面為第二介質(zhì)層；第二導(dǎo)電結(jié)構(gòu)，位于第二介質(zhì)層；第三導(dǎo)電結(jié)構(gòu)，位于第二介質(zhì)層的上表面；第四導(dǎo)電結(jié)構(gòu)，下表面連接于第二導(dǎo)電結(jié)構(gòu)，上表面連接于第三導(dǎo)電結(jié)構(gòu)；第五導(dǎo)電結(jié)構(gòu)，經(jīng)過第一介質(zhì)層和第二半導(dǎo)體結(jié)構(gòu)，下表面連接于第一導(dǎo)電結(jié)構(gòu)，上表面連接于第三導(dǎo)電結(jié)構(gòu)；其中，第三導(dǎo)電結(jié)構(gòu)、第四導(dǎo)電結(jié)構(gòu)和第五導(dǎo)電結(jié)構(gòu)通過同一次導(dǎo)電材料填充制程形成。本公開提供的半導(dǎo)體互連結(jié)構(gòu)可以降低半導(dǎo)體互連結(jié)構(gòu)的電阻、增強結(jié)構(gòu)強度。

技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體而言，涉及一種通過一次導(dǎo)電材料填充制程制作的半導(dǎo)體互連結(jié)構(gòu)。

背景技術(shù)

在半導(dǎo)體結(jié)構(gòu)制作過程中，制作連接晶圓下方導(dǎo)電結(jié)構(gòu)(例如焊盤、導(dǎo)線等)的互連結(jié)構(gòu)的方式通常為首先對晶圓制作TSV(Through Silicon Via，硅垂直通孔)，然后制作介質(zhì)層，最后在介質(zhì)層中制作電連接于TSV的導(dǎo)線，形成連接晶圓下方導(dǎo)線結(jié)構(gòu)的導(dǎo)線。

在這種方式中，由于TSV和導(dǎo)線先后制作，制程復(fù)雜，工藝精度要求較高；在制作連接TSV的導(dǎo)線時，容易在導(dǎo)線與TSV的交界面殘留介質(zhì)層，提高互連結(jié)構(gòu)的電阻值。尤其是在制作多層堆疊結(jié)構(gòu)時，往往需要制作多個TSV和多層導(dǎo)線，才能制作出連通下層導(dǎo)電結(jié)構(gòu)的互連結(jié)構(gòu)，每個TSV和導(dǎo)線的交界面都會存在殘留介質(zhì)層，造成電阻值增加的積累以及造成元件參數(shù)誤差的增加，影響半導(dǎo)體元件的精度。

需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構(gòu)成對本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

實用新型內(nèi)容

本公開的目的在于提供一種通過一次導(dǎo)電材料填充制程制作的半導(dǎo)體互連結(jié)構(gòu)，用于至少在一定程度上克服由于相關(guān)技術(shù)的限制和缺陷而導(dǎo)致的半導(dǎo)體互連結(jié)構(gòu)制作過程復(fù)雜、TSV與導(dǎo)線之間殘留介質(zhì)層的問題。

根據(jù)本公開的一個方面，提供一種半導(dǎo)體互連結(jié)構(gòu)，包括：

第一半導(dǎo)體結(jié)構(gòu)，上表面為第一介質(zhì)層，所述第一介質(zhì)層包括第一導(dǎo)電結(jié)構(gòu)；

第二半導(dǎo)體結(jié)構(gòu)，鍵合于所述第一介質(zhì)層，上表面為第二介質(zhì)層；

第二導(dǎo)電結(jié)構(gòu)，位于所述第二介質(zhì)層；

第三導(dǎo)電結(jié)構(gòu)，位于所述第二介質(zhì)層的上表面；

第四導(dǎo)電結(jié)構(gòu)，下表面連接于所述第二導(dǎo)電結(jié)構(gòu)，上表面連接于所述第三導(dǎo)電結(jié)構(gòu)；

第五導(dǎo)電結(jié)構(gòu)，經(jīng)過所述第一介質(zhì)層和所述第二半導(dǎo)體結(jié)構(gòu)，下表面連接于所述第一導(dǎo)電結(jié)構(gòu)，上表面連接于所述第三導(dǎo)電結(jié)構(gòu)；

其中，所述第三導(dǎo)電結(jié)構(gòu)、所述第四導(dǎo)電結(jié)構(gòu)和所述第五導(dǎo)電結(jié)構(gòu)通過同一次導(dǎo)電材料填充制程形成。

在本公開的一種示例性實施例中，第三導(dǎo)電結(jié)構(gòu)、所述第四導(dǎo)電結(jié)構(gòu)和所述第五導(dǎo)電結(jié)構(gòu)的制作過程包括：

通過第一光刻制程在所述第二介質(zhì)層上蝕刻所述導(dǎo)線溝槽；

通過第二光刻制程在所述導(dǎo)線溝槽的下表面蝕刻所述第一垂直通孔，使所述第一垂直通孔經(jīng)過所述第二半導(dǎo)體結(jié)構(gòu)和所述第一介質(zhì)層，底部露出所述第一導(dǎo)電結(jié)構(gòu)；

通過第三光刻制程在所述導(dǎo)線溝槽的下表面蝕刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二導(dǎo)電結(jié)構(gòu)；

一次性填充導(dǎo)電材料至所述第一垂直通孔、所述第二垂直通孔和所述導(dǎo)線溝槽，以一次性形成所述第三導(dǎo)電結(jié)構(gòu)、所述第四導(dǎo)電結(jié)構(gòu)和所述第五導(dǎo)電結(jié)構(gòu)。

在本公開的一種示例性實施例中，第三導(dǎo)電結(jié)構(gòu)、所述第四導(dǎo)電結(jié)構(gòu)和所述第五導(dǎo)電結(jié)構(gòu)的制作過程包括：