[實用新型]一種新型可控硅

有效

• 申請號: 201920379728.8
• 申請日: 2019-03-25
• 公開（公告）號: CN209461458U
• 公開（公告）日: 2019-10-01
• 發明（設計）人: 董樹榮;沈宏宇;徐澤坤;郭維
• 申請（專利權）人: 浙江大學昆山創新中心
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林;俞翠華

本實用新型公開了一種新型可控硅，包括：襯底，所述襯底上沿其長度方向設置有N阱和P阱；所述N阱上沿襯底的寬度方向依次設置有第一P+注入區和第一N+注入區；所述P阱上沿襯底的寬度方向依次設置有第二P+注入區和第二N+注入區；所述第一P+注入區和第二N+注入區分別接入陽極和陰極，所述第一N+注入區和第二P+注入區通過金屬線相連；所述第一P+注入區、第一N+注入區、第二P+注入區、第二N+注入區之間均通過第一隔離槽分隔開；所述第一P+注入區和第一N+注入區與N阱的邊緣之間通過第二隔離槽分隔開，所述第二P+注入區和第二N+注入區與P阱的邊緣之間通過第三隔離槽分隔開。本實用新型不僅節省了版圖面積，提高了面積效率，還具有提高可控硅結構維持電壓的作用。

技術領域

本實用新型屬于集成電路技術領域，具體涉及一種新型可控硅，尤其是涉及一種用于靜電防護并具有高維持電壓的高面積效率可控硅。

背景技術

自然界的靜電放電(Electro-Static discharge，ESD)現象對集成電路的可靠性構成嚴重的威脅。在工業界，集成電路產品的失效37％都是由于遭受靜電放電現象所引起的。而且隨著集成電路的密度越來越大，一方面由于二氧化硅膜的厚度越來越薄(從微米級到納米級)，器件承受的靜電壓力越來越低；另一方面，容易產生、積累靜電的材料被大量使用，如塑料、橡膠等，使得集成電路受到靜電放電破壞的幾率大大增加。

靜電放電現象的模式通常分為四種：HBM(人體放電模式)，MM(機器放電模式)，CDM(組件充電放電模式)以及電場感應模式(FIM)。而最常見也是工業界產品必須通過的兩種靜電放電模式是HBM和MM。當發生靜電放電時，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時靜電電荷產生的電流通常高達幾個安培，在電荷輸入引腳產生的電壓高達幾伏甚至幾十伏。如果較大的ESD電流流入內部芯片則會造成內部芯片的損壞，同時，在輸入引腳產生的高壓也會造成內部器件發生柵氧擊穿現象，從而導致電路失效。因此，為了防止內部芯片遭受ESD損傷，對芯片的每個引腳都要進行有效的ESD防護，對ESD電流進行泄放。

在集成電路的正常工作狀態下，靜電放電保護器件是處于關閉的狀態，不會影響輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產生瞬間的高電壓的時候，這個器件會開啟導通，迅速的排放掉靜電電流。

然而隨著集成電路工藝制程的不斷進步，器件尺寸不斷減小，核心電路承受ESD能力大大降低，對于低壓IC(集成電路)的ESD防護而言，一個有效的靜電放電防護器件必須能夠保證相對低的觸發電壓(不能高于被保護電路的柵氧擊穿電壓)，相對高的維持電壓(對電源防護而言，要高于電源電壓以避免閂鎖效應)，提供較強的ESD保護能力(ESD魯棒性)，并占用有限的布局面積。為了避免閂鎖風險，可以通過提高維持電流，提高維持電壓來解決。因此在保證低觸發電壓的優點的同時，進一步提高其維持電壓顯得十分必要。

作為一種常用的ESD防護結構，可控硅被廣泛的應用于集成電路芯片I/O端口以及電源域的防護中。雖然可控硅有著高魯棒性、結構簡單等優點，但可控硅也有著開速度慢，開啟電壓高，維持電壓低等缺點，對集成電路輸入輸出端MOS管的柵極氧化層保護不能起到很好的效果。

實用新型內容

針對上述問題，本實用新型提出一種新型可控硅，一方面節省了版圖面積，提高了面積效率，另一方面具有提高可控硅結構維持電壓的作用。

為了實現上述技術目的，達到上述技術效果，本實用新型通過以下技術方案實現：

一種新型可控硅，包括：襯底，所述襯底上沿其長度方向設置有N阱和P阱；

所述N阱上沿襯底的寬度方向依次設置有第一P+注入區和第一N+注入區；

所述P阱上沿襯底的寬度方向依次設置有第二P+注入區和第二N+注入區；

所述第一P+注入區和第二N+注入區分別接入陽極和陰極，所述第一N+注入區和第二P+注入區通過金屬線相連；