[實用新型]一種存算一體芯片

有效

• 申請?zhí)枺?/td>: 201920246685.6
• 申請日: 2019-02-26
• 公開（公告）號: CN209388707U
• 公開（公告）日: 2019-09-13
• 發(fā)明（設(shè)計）人: 王紹迪
• 申請（專利權(quán)）人: 北京知存科技有限公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10;G11C16/12;G11C16/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型提供一種存算一體芯片，該存算一體芯片中，多個多路分配器的輸入端與多個DAC的輸出端一一對應(yīng)連接；任一多路分配器的多個輸出端與所述閃存單元陣列中多行閃存單元一一對應(yīng)連接，且每行閃存單元僅對應(yīng)連接一個多路分配器的一個輸出端；每個DAC的輸入端通過一多路選擇器連接多個輸入接口，每個DAC對應(yīng)的輸入接口數(shù)量等于其對應(yīng)的多路分配器所連接的閃存單元的行數(shù)。即：通過在DAC和閃存處理陣列之間設(shè)置多路分配器，能夠根據(jù)實際應(yīng)用需求控制DAC與閃存處理陣列中各行的匹配關(guān)系，實現(xiàn)DAC復(fù)用，有效減少DAC的數(shù)量。

技術(shù)領(lǐng)域

本實用新型涉及半導(dǎo)體集成電路領(lǐng)域，尤其涉及一種存算一體芯片、電子設(shè)備。

背景技術(shù)

閃存是一種非易失性存儲器，其通過調(diào)控閃存晶體管的閾值電壓來實現(xiàn)數(shù)據(jù)的存儲。根據(jù)閃存晶體管和陣列結(jié)構(gòu)的不同，閃存主要分為NOR-型閃存和NAND-型閃存。NAND-型閃存的讀寫以頁和塊為單位，其容量大、成本低，廣泛應(yīng)用于大規(guī)模獨立式存儲器；NOR-型閃存支持數(shù)據(jù)的隨機存取，與NAND-型閃存相比，密度較低、容量較小、成本較高，主要應(yīng)用于嵌入式存儲器。

近年來，為了解決傳統(tǒng)馮諾依曼計算體系結(jié)構(gòu)瓶頸，存內(nèi)計算(Computing-In-Memory,CIM)芯片架構(gòu)得到人們的廣泛關(guān)注，其基本思想是直接利用存儲器進行邏輯計算，從而減少存儲器與處理器之間的數(shù)據(jù)傳輸量以及傳輸距離，降低功耗的同時提高性能。

對于普通存儲器，每次讀寫操作只涉及一行，因此，每次行譯碼器只需要激活一行即可，但是，對于存算一體AI芯片，執(zhí)行推理運算時，需要同時激活多行，來同時工作，其工作原理如圖1a所示，為了支持多行并行，需要為每行設(shè)置一個DAC，導(dǎo)致電路面積大、成本高，不能適應(yīng)集成化、小型化的需要。

實用新型內(nèi)容

有鑒于此，本實用新型提供了一種存算一體芯片、電子設(shè)備，通過在DAC和閃存處理陣列之間設(shè)置多路分配器(也可稱為多路開關(guān)或一對多多路復(fù)用器)，根據(jù)實際應(yīng)用需求控制DAC與閃存處理陣列中各行的匹配關(guān)系，實現(xiàn)DAC復(fù)用，有效減少DAC的數(shù)量，進而減小電路面積、降低成本，適應(yīng)集成化、小型化的需要，市場應(yīng)用前景好。

為了實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案：

提供一種存算一體芯片，包括：多個輸入接口、多個多路選擇器、多個DAC、多個多路分配器以及閃存單元陣列；

多個多路分配器的輸入端與多個DAC的輸出端一一對應(yīng)連接；

任一多路分配器的多個輸出端與所述閃存單元陣列中多行閃存單元一一對應(yīng)連接，且每行閃存單元僅對應(yīng)連接一個多路分配器的一個輸出端；

每個DAC的輸入端通過一多路選擇器連接多個輸入接口，每個DAC對應(yīng)的輸入接口數(shù)量等于其對應(yīng)的多路分配器所連接的閃存單元的行數(shù)。

進一步地，存算一體芯片還包括：控制模塊，所述控制模塊連接各多路分配器和各多路選擇器的控制端，用于向多路分配器和多路選擇器的控制端傳輸選擇信號。

進一步地，所述閃存單元陣列包括多個閃存子陣列；每個所述閃存子陣列的一行閃存單元對應(yīng)一個多路分配器的一個輸出端，多行閃存單元對應(yīng)多個多路分配器。

進一步地，所述閃存子陣列的物理行地址連續(xù)。

進一步地，所述閃存子陣列的物理行地址間隔預(yù)設(shè)距離。

進一步地，存算一體芯片還包括：多個轉(zhuǎn)換支路，所述轉(zhuǎn)換支路連接在對應(yīng)的DAC的輸出端和多路分配器的輸入端之間，用于將模擬電流信號轉(zhuǎn)換成模擬電壓信號；

所述轉(zhuǎn)換支路包括：多個并聯(lián)的可編程半導(dǎo)體器件，每個所述可編程半導(dǎo)體器件的柵極與漏極相連，并連接在DAC與多路分配器之間的線路上；每個所述可編程半導(dǎo)體器件的源極接入第一偏置電壓。