[實用新型]用于寄生參數提取的添加的版圖單元

有效

• 申請號: 201920166909.2
• 申請日: 2019-01-30
• 公開（公告）號: CN209433405U
• 公開（公告）日: 2019-09-24
• 發明（設計）人: 閆星臣;任叢飛;郭美興;郭俊彥
• 申請（專利權）人: 貴州華芯通半導體技術有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

提供了用于提取標準單元的寄生參數的添加的版圖單元，其中添加的版圖單元被設置于待提取標準單元周圍用于模擬待提取標準單元的周圍布線環境，添加的版圖單元包括：上部，與待提取標準單元的上側相連接；下部，與待提取標準單元的下側相連接；左部，與待提取標準單元的左側相連接；和右部，與待提取標準單元的右側相連接，其中上部、下部、左部、右部均為矩形，且上部或下部的長度等于左部長度、右部長度及待提取標準單元長度之和；上部、下部、左部、右部的高度均相同且均為待提取標準單元的高度；待提取標準單元的左側和右側到添加的版圖單元的N型阱區的距離均大于或等于第一預定距離，且N型阱區的高度與待提取標準單元的高度相同。

技術領域

本實用新型涉及版圖處理領域，更具體地涉及用于標準單元寄生參數提取的添加的版圖單元。

背景技術

隨著集成電路工藝技術的迅速發展，系統級芯片的規模越來越大，設計越來越復雜,高性能的標準單元庫對設計出高速穩定的電路性能起了決定性作用。標準單元庫在完成版圖設計后的時序分析是大規模集成電路設計中非常重要的環節，它能驗證設計在時序上的正確性，并決定設計是否能夠在要求的工作頻率下運行。而依據標準單元庫提取的寄生參數是時序分析的基礎。通常的方法是，在標準單元庫版圖完成之后，利用EDA(Electronic Design Automation)工具對寄生參數進行提取。

發明內容

本實用新型提出了一種用于提取標準單元寄生參數的添加的版圖單元，通過模擬標準單元的周圍環境，從而提取更接近真實應用的寄生參數。本實用新型在一般的標準單元設計流程中的版圖設計之后，在待提取的標準單元的周圍增加了添加版圖環境單元的流程，然后再提取寄生參數，特征化標準單元，提供給后端綜合使用。

根據本實用新型的一方面，用于標準單元寄生參數提取的添加的版圖單元包括：上部，該上部與待提取標準單元的上側相連接；下部，該下部與待提取標準單元的下側相連接；左部，該左部與待提取標準單元的左側相連接；和右部，該右部與待提取標準單元的右側相連接；其中上部、下部、左部、右部均為矩形，且上部或的長度等于左部長度、右部長度及待提取標準單元長度之和；該上部、下部、左部、右部的高度均相同且均為待提取標準單元的高度；該待提取標準單元的左側和右側到N型阱區的距離均大于或等于第一預定距離，其中該N型阱區的高度與該待提取標準單元的高度相同。

根據本實用新型的另一方面，該添加的版圖單元的左部和右部的圖形各自包括：多個FinFET圖形、多個N型有源區圖形和多個P型有源區圖形、多條多晶硅圖形、多條有源區切斷圖形、和多個多晶硅切斷圖形。

根據本實用新型的又一方面，該添加的版圖單元的上部和下部與添加的版圖單元的左部和右部相比，不具有多條有源區切斷圖形，且添加的版圖單元的上部和下部的其他部分與所添加的版圖單元的左部和右部相同。

根據本實用新型的又一方面，該添加的版圖單元的上部、下部、左部、右部以及該待提取標準單元構成以該待提取標準單元為基本單元的n*n陣列，該待提取標準單元位于所述n*n陣列的中心，其中，n為大于或等于3的正整數。

對用此方法處理過的版圖進行提取寄生參數，經過特征化單元庫之后，比常規方法生成的時序更能真實的反應實際應用中的時序信息，使得后端綜合更加準確，高效，縮短設計周期，提高芯片良率。

附圖說明

為了更完整地理解本公開及其優點，現在結合附圖參考進行以下描述，附圖中相同的標號表示相同的部分：

圖1示出了現有技術的版圖設計流程圖；

圖2示出了根據本實用新型的實施例的版圖設計流程圖；

圖3示出了根據本實用新型的一個實施例的添加的版圖單元的結構示意圖；

圖4示出了根據本實用新型的另一實施例的添加的版圖單元的結構示意圖；