[實(shí)用新型]一種硬盤接口信號(hào)轉(zhuǎn)接裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201920051149.0
• 申請(qǐng)日: 2019-01-10
• 公開(kāi)（公告）號(hào): CN209486665U
• 公開(kāi)（公告）日: 2019-10-11
• 發(fā)明（設(shè)計(jì)）人: 馬劍鵬
• 申請(qǐng)（專利權(quán)）人: 中國(guó)長(zhǎng)城科技集團(tuán)股份有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 深圳中一專利商標(biāo)事務(wù)所 44237
• 代理人: 高星

本實(shí)用新型屬于電子技術(shù)領(lǐng)域，公開(kāi)了一種硬盤接口信號(hào)轉(zhuǎn)接裝置，通過(guò)多個(gè)硬盤接收多組第一數(shù)據(jù)增強(qiáng)信號(hào)和多組時(shí)鐘緩沖信號(hào)，并發(fā)送多組第二數(shù)據(jù)信號(hào)；控制模塊接收多組第二數(shù)據(jù)增強(qiáng)信號(hào)，并發(fā)送多組第一數(shù)據(jù)信號(hào)和原始時(shí)鐘信號(hào)；緩沖模塊根據(jù)原始時(shí)鐘信號(hào)生成同步時(shí)鐘信號(hào)和多組時(shí)鐘緩沖信號(hào)；增強(qiáng)模塊根據(jù)同步時(shí)鐘信號(hào)和多組第一數(shù)據(jù)信號(hào)生成多組第一數(shù)據(jù)增強(qiáng)信號(hào)，根據(jù)同步時(shí)鐘信號(hào)和多組第二數(shù)據(jù)信號(hào)生成多組第二數(shù)據(jù)增強(qiáng)信號(hào)；實(shí)現(xiàn)PCIe信號(hào)長(zhǎng)距離無(wú)衰減的傳輸，提高了PCIe信號(hào)長(zhǎng)距離傳輸?shù)男盘?hào)完整性。

技術(shù)領(lǐng)域

本實(shí)用新型屬于電子技術(shù)領(lǐng)域，尤其涉及一種硬盤接口信號(hào)轉(zhuǎn)接裝置。

背景技術(shù)

NVME(Non-Volatile Memory express，非易失性內(nèi)存主機(jī)控制器接口規(guī)范)硬盤接口是目前高性能PCIE SSD的主流接口，目前intelpurley平臺(tái)上正廣泛使用。但在NVME接口設(shè)計(jì)時(shí)，PCIE設(shè)計(jì)規(guī)范上對(duì)于PCIE走線長(zhǎng)度是有設(shè)計(jì)要求的。某些服務(wù)器上PCIE走線長(zhǎng)度超出設(shè)計(jì)規(guī)范要求會(huì)造成信號(hào)的衰減，從而去引起一系列信號(hào)完整性的問(wèn)題。

故傳統(tǒng)的硬盤接口信號(hào)轉(zhuǎn)接裝置存在PCIE走線長(zhǎng)度超出設(shè)計(jì)規(guī)范要求時(shí)導(dǎo)致信號(hào)的衰減和信號(hào)完整性的缺陷。

實(shí)用新型內(nèi)容

本實(shí)用新型提供了一種硬盤接口信號(hào)轉(zhuǎn)接裝置，旨在解決傳統(tǒng)的硬盤接口信號(hào)轉(zhuǎn)接裝置存在PCIE走線長(zhǎng)度超出設(shè)計(jì)規(guī)范要求時(shí)導(dǎo)致信號(hào)的衰減和信號(hào)完整性的問(wèn)題。

本實(shí)用新型是這樣實(shí)現(xiàn)的，一種硬盤接口信號(hào)轉(zhuǎn)接裝置，所述硬盤接口信號(hào)轉(zhuǎn)接裝置包括控制模塊、轉(zhuǎn)接電路以及多個(gè)硬盤；

其中，所述轉(zhuǎn)接電路包括：

與所述控制模塊和多個(gè)所述硬盤連接，用于根據(jù)原始時(shí)鐘信號(hào)生成同步時(shí)鐘信號(hào)和多組時(shí)鐘緩沖信號(hào)的緩沖模塊；

與所述緩沖模塊、所述控制模塊和多個(gè)所述硬盤連接，用于根據(jù)所述同步時(shí)鐘信號(hào)和多組第一數(shù)據(jù)信號(hào)生成多組第一數(shù)據(jù)增強(qiáng)信號(hào)，根據(jù)所述同步時(shí)鐘信號(hào)和多組第二數(shù)據(jù)信號(hào)生成多組第二數(shù)據(jù)增強(qiáng)信號(hào)的增強(qiáng)模塊；

其中，多個(gè)所述硬盤用于接收多組所述第一數(shù)據(jù)增強(qiáng)信號(hào)和多組所述時(shí)鐘緩沖信號(hào)，并發(fā)送多組所述第二數(shù)據(jù)信號(hào)；

所述控制模塊用于接收多組所述第二數(shù)據(jù)增強(qiáng)信號(hào)，并發(fā)送多組所述第一數(shù)據(jù)信號(hào)和所述原始時(shí)鐘信號(hào)。

在其中一個(gè)實(shí)施例中，所述緩沖模塊包括PCIe緩沖器、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻、第十四電阻、第十五電阻、第十六電阻、第十七電阻、第十八電阻、第十九電阻、第二十電阻、第二十一電阻以及第二十二電阻；

所述PCIe緩沖器的PLL電源端和所述PCIe緩沖器的差分輸入信號(hào)電源端共接于第一電源，所述PCIe緩沖器的電源端、所述PCIe緩沖器的數(shù)字電源端以及所述PCIe緩沖器的差分輸出信號(hào)電源端共接于第二電源，所述PCIe緩沖器的正相時(shí)鐘信號(hào)輸入端與所述第十五電阻的第一端連接，所述PCIe緩沖器的負(fù)相時(shí)鐘信號(hào)輸入端與所述第十六電阻的第一端連接，所述第十五電阻的第二端和所述第十六電阻的第二端共同構(gòu)成所述緩沖模塊的原始時(shí)鐘信號(hào)輸入端，所述PCIe緩沖器的模式設(shè)置端與所述第十七電阻的第一端和所述第十八電阻的第一端連接，所述PCIe緩沖器的三電平鎖存端與所述第十九電阻的第一端和所述第二十電阻的第一端連接，所述PCIe緩沖器的帶寬三電平選擇端與所述第二十一電阻的第一端和所述第二十二電阻的第一端連接，所述第十七電阻的第二端、所述第十九電阻的第二端以及所述第二十一電阻的第二端共接于第三電源；

所述PCIe緩沖器的第一正相時(shí)鐘信號(hào)輸出端與所述第一電阻的第一端連接，所述PCIe緩沖器的第一負(fù)相時(shí)鐘信號(hào)輸出端與所述第二電阻的第一端連接，所述第一電阻的第二端和所述第二電阻的第二端共同構(gòu)成所述緩沖模塊的同步時(shí)鐘信號(hào)輸出端；