[實用新型]一種硬盤接口信號轉接裝置

有效

• 申請號: 201920051149.0
• 申請日: 2019-01-10
• 公開（公告）號: CN209486665U
• 公開（公告）日: 2019-10-11
• 發明（設計）人: 馬劍鵬
• 申請（專利權）人: 中國長城科技集團股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 高星

1.一種硬盤接口信號轉接裝置，其特征在于，所述硬盤接口信號轉接裝置包括控制模塊、轉接電路以及多個硬盤；

其中，所述轉接電路包括：

與所述控制模塊和多個所述硬盤連接，用于根據原始時鐘信號生成同步時鐘信號和多組時鐘緩沖信號的緩沖模塊；

與所述緩沖模塊、所述控制模塊和多個所述硬盤連接，用于根據所述同步時鐘信號和多組第一數據信號生成多組第一數據增強信號，根據所述同步時鐘信號和多組第二數據信號生成多組第二數據增強信號的增強模塊；

其中，多個所述硬盤用于接收多組所述第一數據增強信號和多組所述時鐘緩沖信號，并發送多組所述第二數據信號；

所述控制模塊用于接收多組所述第二數據增強信號，并發送多組所述第一數據信號和所述原始時鐘信號。

2.如權利要求1所述的硬盤接口信號轉接裝置，其特征在于，所述緩沖模塊包括PCIe緩沖器、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻、第十四電阻、第十五電阻、第十六電阻、第十七電阻、第十八電阻、第十九電阻、第二十電阻、第二十一電阻以及第二十二電阻；

所述PCIe緩沖器的PLL電源端和所述PCIe緩沖器的差分輸入信號電源端共接于第一電源，所述PCIe緩沖器的電源端、所述PCIe緩沖器的數字電源端以及所述PCIe緩沖器的差分輸出信號電源端共接于第二電源，所述PCIe緩沖器的正相時鐘信號輸入端與所述第十五電阻的第一端連接，所述PCIe緩沖器的負相時鐘信號輸入端與所述第十六電阻的第一端連接，所述第十五電阻的第二端和所述第十六電阻的第二端共同構成所述緩沖模塊的原始時鐘信號輸入端，所述PCIe緩沖器的模式設置端與所述第十七電阻的第一端和所述第十八電阻的第一端連接，所述PCIe緩沖器的三電平鎖存端與所述第十九電阻的第一端和所述第二十電阻的第一端連接，所述PCIe緩沖器的帶寬三電平選擇端與所述第二十一電阻的第一端和所述第二十二電阻的第一端連接，所述第十七電阻的第二端、所述第十九電阻的第二端以及所述第二十一電阻的第二端共接于第三電源；

所述PCIe緩沖器的第一正相時鐘信號輸出端與所述第一電阻的第一端連接，所述PCIe緩沖器的第一負相時鐘信號輸出端與所述第二電阻的第一端連接，所述第一電阻的第二端和所述第二電阻的第二端共同構成所述緩沖模塊的同步時鐘信號輸出端；

所述PCIe緩沖器的第二正相時鐘信號輸出端與所述第三電阻的第一端連接，所述PCIe緩沖器的第二負相時鐘信號輸出端與所述第四電阻的第一端連接，所述第三電阻的第二端和所述第四電阻的第二端共同構成所述緩沖模塊的第一時鐘緩沖信號輸出端；

所述PCIe緩沖器的第三正相時鐘信號輸出端與所述第五電阻的第一端連接，所述PCIe緩沖器的第三負相時鐘信號輸出端與所述第六電阻的第一端連接，所述第五電阻的第二端和所述第六電阻的第二端共同構成所述緩沖模塊的第二時鐘緩沖信號輸出端；

所述PCIe緩沖器的第四正相時鐘信號輸出端與所述第七電阻的第一端連接，所述PCIe緩沖器的第四負相時鐘信號輸出端與所述第八電阻的第一端連接，所述第七電阻的第二端和所述第八電阻的第二端共同構成所述緩沖模塊的第三時鐘緩沖信號輸出端；

所述PCIe緩沖器的第五正相時鐘信號輸出端與所述第九電阻的第一端連接，所述PCIe緩沖器的第五負相時鐘信號輸出端與所述第十電阻的第一端連接，所述第九電阻的第二端和所述第十電阻的第二端共同構成所述緩沖模塊的第四時鐘緩沖信號輸出端；

所述PCIe緩沖器的第一差分時鐘輸出信號使能端與所述第十一電阻的第一端連接，所述第十一電阻的第二端為所述緩沖模塊的第一控制端，所述PCIe緩沖器的第二差分時鐘輸出信號使能端與所述第十二電阻的第一端連接，所述第十二電阻的第二端為所述緩沖模塊的第二控制端，所述PCIe緩沖器的第三差分時鐘輸出信號使能端與所述第十三電阻的第一端連接，所述第十三電阻的第二端為所述緩沖模塊的第三控制端，所述PCIe緩沖器的第四差分時鐘輸出信號使能端與所述第十四電阻的第一端連接，所述第十四電阻的第二端為所述緩沖模塊的第四控制端；

所述第十八電阻的第二端、所述第二十電阻的第二端、所述第二十一電阻的第二端、所述第二十二電阻的第二端以及所述PCIe緩沖器的接地端共接于電源地。