[發(fā)明專利]異或門器件及控制異或門器件的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201911426073.6
• 申請(qǐng)日: 2019-12-31
• 公開（公告）號(hào): CN113131927A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計(jì)）人: 李祎;程龍;楊嶺;繆向水;董偉偉;蒲貴友;黃克驥
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20;H03K19/21
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種異或門器件，其特征在于，包括：

控制電路；

兩個(gè)憶阻器；

其中，兩個(gè)憶阻器的正極與分別與控制電路的兩個(gè)輸出端連接，兩個(gè)憶阻器的負(fù)極連接到一起，形成反向串聯(lián)結(jié)構(gòu)；

所述控制電路用于：

接收兩個(gè)邏輯值，并將所述邏輯值轉(zhuǎn)換為所述兩個(gè)邏輯值對(duì)應(yīng)的預(yù)設(shè)電壓后，分別輸入所述兩個(gè)憶阻器的正極；

根據(jù)所述兩個(gè)憶阻器的阻值狀態(tài)確定通過所述異或門的邏輯輸出。

2.如權(quán)利要求1所述的異或門器件，其特征在于，當(dāng)多個(gè)異或門被設(shè)置為矩陣以構(gòu)成芯片時(shí)，所述兩個(gè)憶阻器分別通過位線與所述控制電路連接，所述兩個(gè)憶阻器的負(fù)極通過字線連接。

3.如權(quán)利要求1或2所述的異或門器件，其特征在于，所述控制電路還用于：

在接收所述兩個(gè)邏輯值之前，將所述兩個(gè)憶阻器都設(shè)置為高阻態(tài)，所述高阻態(tài)為憶阻器的阻值大于等于一預(yù)設(shè)值。

4.如權(quán)利要求1至3任意一項(xiàng)所述的異或門器件，其特征在于，所述兩個(gè)邏輯值分別為邏輯“0”和邏輯“1”，其中所述邏輯“0”對(duì)應(yīng)的預(yù)設(shè)電壓為0伏，所述邏輯“1”對(duì)應(yīng)的電壓為Vq伏，所述Vq大于兩倍的臨界電壓，所述臨界電壓為憶阻器從高阻態(tài)轉(zhuǎn)變至低阻態(tài)的臨界電壓。

5.如權(quán)利要求1至4任意一項(xiàng)所述的異或門器件，其特征在于，所述控制電路在根據(jù)所述兩個(gè)憶阻器的阻值狀態(tài)確定通過所述異或門的邏輯輸出包括：

向所述兩個(gè)憶阻器輸入讀取電壓，所述讀取電壓為不會(huì)使所述憶阻器的阻值狀態(tài)發(fā)生變化的電壓；

分別偵測(cè)所述兩個(gè)憶阻器的電流，當(dāng)偵測(cè)的電流大于第一預(yù)設(shè)值，則確定所偵測(cè)的憶阻器為低阻態(tài)，當(dāng)偵測(cè)的電流小于第二預(yù)設(shè)值，則確定所偵測(cè)的憶阻器為低阻態(tài)，其中，所述低阻態(tài)表示邏輯0，所述高阻態(tài)表示邏輯1；

根據(jù)異或運(yùn)算的規(guī)則計(jì)算邏輯輸出。

6.一種控制權(quán)利要求1-5任意一項(xiàng)所述的異或門器件實(shí)現(xiàn)異或計(jì)算的方法，所述方法包括：

將所述異或門器件包含的兩個(gè)憶阻器設(shè)置為高阻態(tài)；

接收兩個(gè)邏輯值，將所述邏輯值轉(zhuǎn)換為所述兩個(gè)邏輯值對(duì)應(yīng)的預(yù)設(shè)電壓，并將轉(zhuǎn)換后的預(yù)設(shè)電壓分別輸入所述兩個(gè)憶阻器的正極；

根據(jù)所述兩個(gè)憶阻器的阻值狀態(tài)確定通過所述異或門的邏輯輸出。

7.如權(quán)利要求6所述的方法，其特征在于，所述兩個(gè)邏輯值分別為邏輯“0”和邏輯“1”，其中所述邏輯“0”對(duì)應(yīng)的預(yù)設(shè)電壓為0伏，所述邏輯“1”對(duì)應(yīng)的電壓為Vq伏，所述Vq大于兩倍的臨界電壓，所述臨界電壓為憶阻器從高阻態(tài)轉(zhuǎn)變至低阻態(tài)的臨界電壓。

8.如權(quán)利要求7所述的方法，其特征在于，所述在根據(jù)所述兩個(gè)憶阻器的阻值狀態(tài)確定通過所述異或門的邏輯輸出包括：

向所述兩個(gè)憶阻器輸入讀取電壓，所述讀取電壓為不會(huì)使所述憶阻器的阻值狀態(tài)發(fā)生變化的電壓；

分別偵測(cè)所述兩個(gè)憶阻器的電流，當(dāng)偵測(cè)的電流大于第一預(yù)設(shè)值，則確定所偵測(cè)的憶阻器為低阻態(tài)，當(dāng)偵測(cè)的電流小于第二預(yù)設(shè)值，則確定所偵測(cè)的憶阻器為高阻態(tài)，其中，所述低阻態(tài)表示邏輯0，所述高阻態(tài)表示邏輯1，所述第一預(yù)設(shè)值小于第二預(yù)設(shè)值；

根據(jù)異或運(yùn)算的規(guī)則計(jì)算邏輯輸出。