[發明專利]LDMOS器件及其制備方法

在審

• 申請號: 201911418179.1
• 申請日: 2019-12-31
• 公開（公告）號: CN113130649A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 李佳豪;金華俊
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/40;H01L21/336
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 史治法

本發明涉及一種LDMOS器件，一種LDMOS器件，包括：基底；漂移區，位于基底內；若干個間隔排布的溝槽，位于漂移區內；若干個金屬場板，分別位于各溝槽內；隔離介質層，至少位于金屬場板與溝槽內壁之間。間隔排布的溝槽使得金屬場板能夠有效的深入漂移區內部，從而形成多維度的耗盡效果，同時，由于間隔排布的溝槽之間的漂移區保留了漂移區表面的載流子通道，LDMOS器件的載流子基本是沿著漂移區的表面流動，相較于載流子沿著溝槽的側壁和溝槽的底壁繞過溝槽，載流子的運動途徑更短，能夠有效的降低LDMOS器件的導通電阻。

技術領域

本發明涉及半導體領域，特別是涉及一種LDMOS器件及其制備方法。

背景技術

隨著功率集成電路的飛速發展，功率半導體器件的研究與開發顯得愈發重要，對于LDOMS(橫向擴散金屬氧化物半導體)器件，為了提高LDMOS器件漂移區的耗盡能力，現有的LDMOS器件中一般通過在漂移區內挖溝槽并在溝槽內形成金屬孔場板，且將金屬場板與源極互連以實現對LDMOS器件的漂移區起到耗盡作用，從而形成多維度的耗盡效果。然而，由于在上述方案中引入溝槽結構使得載流子從源極流向漏極的距離增大，造成導通電阻(Ron)也增大，造成LDMOS的導通電阻降低的幅度有限。

發明內容

基于此，有必要針對LDMOS的導通電阻降低的幅度有限，提供一種LDMOS器件及其制備方法。

一種LDMOS器件，包括：

基底；

漂移區，位于所述基底內；

若干個間隔排布的溝槽，位于所述漂移區內；

若干個金屬場板，分別位于各所述溝槽內；

隔離介質層，至少位于所述金屬場板與所述溝槽內壁之間。

根據上述技術方案，間隔排布的溝槽使得金屬場板能夠有效的深入漂移區內部，從而形成多維度的耗盡效果，同時，由于間隔排布的溝槽之間的漂移區保留了漂移區表面的載流子通道，LDMOS器件的載流子基本是沿著漂移區的表面流動，相較于載流子沿著溝槽的側壁和底壁繞過溝槽，載流子的運動途徑更短，能夠有效的降低LDMOS器件的導通電阻。

在其中一個實施例中，所述金屬場板的材質為鎢硅化合物。

在其中一個實施例中，所述金屬場板包括柱狀結構。

在其中一個實施例中，所述溝槽為淺溝槽。

在其中一個實施例中，還包括：

柵極，位于所述漂移區上；

柵氧化層，位于所述柵極與所述漂移區之間；

體區，位于所述漂移區內，所述柵極跨設在所述漂移區和所述體區上方；

源極，位于體區內，且位于所述柵極一側；

漏極，位于所述漂移區內，且位于所述柵極遠離所述源極的一側；

所述溝槽及所述金屬場板位于所述柵極與所述漏極之間，且與所述柵極及所述漏極均具有間距。

在其中一個實施例中，若干個所述溝槽沿所述柵極延伸的方向間隔排布。

在其中一個實施例中，若干所述溝槽沿所述柵極延伸的方向設置呈一列。

在其中一個實施例中，還包括互連結構，所述互連結構將所述源極與所述金屬場板電連接。

本發明還提供了一種LDMOS器件制備方法，其特征在于，包括以下步驟：

提供基底；

于所述基底內形成若干個間隔排布的溝槽，所述溝槽內填充隔離介質層；于所述基底內形成漂移區，所述溝槽分布于所述漂移區內；