[發(fā)明專利]一種仿真數(shù)據(jù)處理方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201911415451.0
• 申請日: 2019-12-31
• 公開（公告）號: CN111125978A
• 公開（公告）日: 2020-05-08
• 發(fā)明（設(shè)計）人: 王俊杰;林鎧鵬;李艷榮;黃國勇
• 申請（專利權(quán)）人: 國微集團（深圳）有限公司
• 主分類號: G06F30/331
• 分類號: G06F30/331;G06F30/343;H03M7/30
• 代理公司: 深圳市康弘知識產(chǎn)權(quán)代理有限公司 44247
• 代理人: 吳敏

1.一種仿真數(shù)據(jù)處理方法，所述仿真將一個數(shù)字產(chǎn)品設(shè)計分拆到多個FPGA中進行同步仿真，其特征在于，所述方法包括：

同步采集所述多個FPGA的仿真波形數(shù)據(jù)，并對每一次采集周期內(nèi)采集到的每個FPGA的波形數(shù)據(jù)添加時間戳；

根據(jù)所述時間戳將所述多個FPGA的波形數(shù)據(jù)采用鏈表的形式進行存儲。

2.如權(quán)利要求1所述的仿真數(shù)據(jù)處理方法，其特征在于，所述鏈表的數(shù)據(jù)結(jié)構(gòu)包括：

時間戳+數(shù)據(jù)包1+數(shù)據(jù)包2+……+數(shù)據(jù)包N，

其中，N為自然數(shù)，每個數(shù)據(jù)包中都包含F(xiàn)PGA的序號以及對應(yīng)于所述時間戳采集到的波形數(shù)據(jù)。

3.如權(quán)利要求1所述的仿真數(shù)據(jù)處理方法，其特征在于，存儲所述多個FPGA的波形數(shù)據(jù)之前，還包括：

對每個FPGA的波形數(shù)據(jù)進行數(shù)據(jù)壓縮處理。

4.如權(quán)利要求3所述的仿真數(shù)據(jù)處理方法，其特征在于，采用LZ77壓縮算法對每個FPGA的波形數(shù)據(jù)進行數(shù)據(jù)壓縮處理。

5.一種仿真數(shù)據(jù)處理系統(tǒng)，其特征在于，包括：

多個FPGA，分別用于對從一個數(shù)字產(chǎn)品設(shè)計分拆出的多個部分進行同步仿真；

數(shù)據(jù)采集模塊，用于同步采集所述多個FPGA的仿真波形數(shù)據(jù)，并對每一次采集周期內(nèi)采集到的每個FPGA的波形數(shù)據(jù)添加時間戳；

數(shù)據(jù)存儲模塊，用于根據(jù)所述時間戳將所述多個FPGA的波形數(shù)據(jù)采用鏈表的形式進行存儲。

6.如權(quán)利要求5所述的仿真數(shù)據(jù)處理系統(tǒng)，其特征在于，所述鏈表的數(shù)據(jù)結(jié)構(gòu)包括：

時間戳+數(shù)據(jù)包1+數(shù)據(jù)包2+……+數(shù)據(jù)包N，

其中，N為自然數(shù)，每個數(shù)據(jù)包中都包含F(xiàn)PGA的序號以及對應(yīng)于所述時間戳采集到的波形數(shù)據(jù)。

7.如權(quán)利要求5所述的仿真數(shù)據(jù)處理系統(tǒng)，其特征在于，還包括：

時鐘源，用于為所述數(shù)據(jù)采集模塊產(chǎn)生的時間戳提供時鐘基準。

8.如權(quán)利要求5所述的仿真數(shù)據(jù)處理系統(tǒng)，其特征在于，還包括：

數(shù)據(jù)壓縮模塊，用于對每個FPGA的波形數(shù)據(jù)進行數(shù)據(jù)壓縮處理。

9.如權(quán)利要求8所述的仿真數(shù)據(jù)處理系統(tǒng)，其特征在于，所述數(shù)據(jù)壓縮模塊采用LZ77壓縮算法對每個FPGA的波形數(shù)據(jù)進行數(shù)據(jù)壓縮處理。