[發明專利]3D存儲器件及其制造方法有效
| 申請號: | 201911414935.3 | 申請日: | 2019-12-31 |
| 公開(公告)號: | CN111180451B | 公開(公告)日: | 2023-04-11 |
| 發明(設計)人: | 劉沙沙 | 申請(專利權)人: | 長江存儲科技有限責任公司 |
| 主分類號: | H10B41/35 | 分類號: | H10B41/35;H10B41/20;H10B43/35;H10B43/20 |
| 代理公司: | 北京成創同維知識產權代理有限公司 11449 | 代理人: | 岳丹丹 |
| 地址: | 430074 湖北省武漢*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲 器件 及其 制造 方法 | ||
1.一種3D存儲器件的制造方法,其特征在于,包括:
在襯底上方形成絕緣疊層結構,所述絕緣疊層結構包括交替堆疊的犧牲層和絕緣層;
在所述絕緣疊層結構上形成第一硬掩模層,所述第一硬掩模層為氧化物層;
在所述第一硬掩模層上形成第二硬掩模層;
形成貫穿所述絕緣疊層結構的多個溝道柱,所述溝道柱包括功能層、位于所述功能層上的溝道層以及位于所述溝道層上的填充層,其中,所述功能層包括柵氧化層、位于柵氧化層上的電荷存儲層以及位于電荷存儲層上的隧穿氧化層;
去除所述溝道柱頂部的電荷存儲層以形成空隙以及在所述空隙內形成氧化層,其中,去除所述溝道柱頂部的電荷存儲層的同時,去除第二硬掩膜層;
去除所述溝道柱頂部的所述柵氧化層、所述隧穿氧化層、所述氧化層以及所述填充層,以形成凹槽;
在所述凹槽內沉積多晶硅形成插塞結構;
其中,所述溝道柱頂部的電荷存儲層由所述氧化層與插塞結構隔離。
2.根據權利要求1所述的制造方法,其特征在于,在所述空隙內形成氧化層的同時,在所述第一硬掩模層上形成氧化層。
3.根據權利要求2所述的制造方法,其特征在于,去除所述溝道柱頂部的所述柵氧化層、所述隧穿氧化層、所述氧化層以及所述填充層,以形成凹槽包括:
在所述氧化層上依次形成抗反射涂層和光阻層;
對所述光阻層進行圖案化處理以及根據圖案化處理的光阻層刻蝕抗反射涂層形成開口;
采用具有開口的抗反射涂層作為掩膜刻蝕所述柵氧化層、所述隧穿氧化層、所述氧化層以及所述填充層,以形成凹槽;
其中,所述凹槽未延伸至所述電荷存儲層。
4.根據權利要求1所述的制造方法,其特征在于,形成所述溝道柱的步驟包括:
貫穿所述絕緣疊層結構與部分所述襯底形成多個溝道孔;
在所述溝道孔的底部形成外延層,所述外延層與所述襯底接觸;以及
在所述溝道孔的側壁和底部依次形成功能層、溝道層和填充層;
其中,所述溝道層位于所述外延層上方,并與所述外延層接觸。
5.根據權利要求1所述的制造方法,其特征在于,形成空隙的步驟包括:
去除所述溝道柱頂部的電荷存儲層時,所述電荷存儲層相對于柵氧化層和隧穿氧化層具有高的刻蝕選擇比。
6.根據權利要求5所述的制造方法,其特征在于,所述電荷存儲層相對于柵氧化層和隧穿氧化層的刻蝕速率比至少大于30:1。
7.根據權利要求1所述的制造方法,其特征在于,還包括:
采用多個柵極導體置換多個犧牲層,從而形成柵疊層結構。
8.一種3D存儲器件,其特征在于,包括:
襯底;
位于襯底上方的柵疊層結構,所述柵疊層結構包括交替堆疊的柵極導體和絕緣層;
位于所述柵疊層結構上的第一硬掩膜層,所述第一硬掩膜層為氧化層;以及
貫穿所述柵疊層結構的多個溝道柱,所述溝道柱包括位于溝道柱側壁和底部的功能層、溝道層以及填充層;
位于所述溝道柱下方的外延層,并與溝道層接觸,所述外延層從溝道柱的下表面延伸至所述襯底內;
其中,所述功能層包括柵氧化層、位于柵氧化層上的電荷存儲層以及位于電荷存儲層上的隧穿氧化層;
位于所述溝道柱頂部的電荷存儲層上方的氧化層;
位于溝道柱頂部的插塞結構,所述插塞結構完全覆蓋所述溝道柱;
其中,所述溝道柱頂部的電荷存儲層由所述氧化層與插塞結構隔離。
9.根據權利要求8所述的3D存儲器件,其特征在于,所述電荷存儲層相對于柵氧化層、隧穿氧化層以及氧化層具有高的刻蝕選擇比。
10.根據權利要求9所述的3D存儲器件,其特征在于,所述電荷存儲層相對于柵氧化層、隧穿氧化層以及氧化層的刻蝕速率比至少大于30:1。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司,未經長江存儲科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911414935.3/1.html,轉載請聲明來源鉆瓜專利網。





