[發明專利]一種基于FPGA的超大規模數據hash運算加速卡

在審

• 申請號: 201911413494.5
• 申請日: 2019-12-31
• 公開（公告）號: CN111159074A
• 公開（公告）日: 2020-05-15
• 發明（設計）人: 黃剛;王培培;劉智云;吳之光
• 申請（專利權）人: 山東超越數控電子股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/42
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 闞恭勇

本發明提供一種基于FPGA的超大規模數據hash運算加速卡，屬于電路設計技術領域，由PCIE接口，DMA模塊，選擇器模塊，接收緩存模塊，CRC_Hash計算模塊，發送緩存模塊組成。該板卡設計精巧，技術先進，使用方便簡單。

技術領域

本發明涉及電路設計技術，尤其涉及一種基于FPGA的超大規模數據hash運算加速卡。

背景技術

著社會經濟以及科學技術的飛速發展，信息技術、互聯網技術的發展也極為迅速，也推動了數據逐漸走向大數據時代。而在大數據時代的發展中信息數據也面臨著更大的挑戰，也為信息處理帶來了巨大的沖擊，如何有效應對大數據時代的發展，提升計算機信息處理技術水平，是大數據時代發展中諸多技術人員所關注的焦點。

大數據時代的發展極為迅速，也為計算機信息處理提供一定的要求，但在實際的計算機處理中，由于技術上存在諸多缺陷，使得計算機信息處理技術無法滿足大數據時代的發展需求。

近年來隨著信息化越來越普及，大數據的處理顯得尤為重要。以數據庫為代表的大數據表格的處理問題越來越突出，其中大數據的Hash計算，若單獨使用CPU計算，1億條表項的Hash計算需要數十秒，極大的損耗CPU的計算能力。

發明內容

為了解決以上技術問題，本發明提出了一種基于FPGA的超大規模數據hash運算加速卡，實現了超大規模數據的hash運算加速。

本發明的技術方案是：

一種基于FPGA的超大規模數據hash運算加速卡，

包括PCIE接口、DMA模塊、選擇器模塊、接收緩存模塊、CRC_Hash計算模塊、發送緩存模塊；PCIE接口連接在DMA模塊上，

接收緩存模塊分別與CRC_Hash計算模塊、選擇器模塊相連接；發送緩存模塊分別與CRC_Hash計算模塊、選擇器模塊相連接。

進一步的，

選擇器模塊分為接收通路選擇器和發送通路選擇器。

再進一步的，

接收緩存模塊分別與接收通路選擇器模塊的輸出端、CRC_Hash計算模塊的輸入端相連接；

發送緩存模塊分別與CRC_Hash計算模塊的輸出端、發送通路選擇器模塊的輸入端相連接。

再進一步的，

采用PCIE接口作為數據對外接口，并配備DMA模塊自行獲取數據。

再進一步的，

通過PCIE加DMA獲取數據，在FPGA內部通過選擇器模塊加接收緩存模塊，形成兵乓操作。

再進一步的，

接收緩存模塊與發送緩存模塊采用片上RAM組成，配備選擇器，進行乒乓操作。

再進一步的，

通過CRC_Hash模塊計算Hash值；計算完成后，存入發送緩存模塊，再次以兵乓操作返回計算值。

再進一步的，工作過程如下：

1)將超大數據切片，配置PCIE DMA，啟動PCIE DMA獲取數據；

2)將數據通過選擇器，緩存至接收緩存1；

3)啟動CRC_Hash計算模塊1；

4)在啟動計算的同時，再次搬運數據至接收緩存2，從而緩存1與2形成乒乓操作；

5)計算模塊1將數據寫入發送緩存1，計算模塊2將數據寫入發送緩存2；