[發明專利]一種基于FPGA的超大規模數據hash運算加速卡

在審

• 申請號: 201911413494.5
• 申請日: 2019-12-31
• 公開（公告）號: CN111159074A
• 公開（公告）日: 2020-05-15
• 發明（設計）人: 黃剛;王培培;劉智云;吳之光
• 申請（專利權）人: 山東超越數控電子股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/42
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 闞恭勇

1.一種基于FPGA的超大規模數據hash運算加速卡，其特征在于，

包括PCIE接口、DMA模塊、選擇器模塊、接收緩存模塊、CRC_Hash計算模塊、發送緩存模塊；PCIE接口連接在DMA模塊上，

接收緩存模塊分別與CRC_Hash計算模塊、選擇器模塊相連接；發送緩存模塊分別與CRC_Hash計算模塊、選擇器模塊相連接。

2.根據權利要求1所述的加速卡，其特征在于，

選擇器模塊分為接收通路選擇器和發送通路選擇器。

3.根據權利要求2所述的加速卡，其特征在于，

接收緩存模塊分別與接收通路選擇器模塊的輸出端、CRC_Hash計算模塊的輸入端相連接；

發送緩存模塊分別與CRC_Hash計算模塊的輸出端、發送通路選擇器模塊的輸入端相連接。

4.根據權利要求3所述的加速卡，其特征在于，

采用PCIE接口作為數據對外接口，并配備DMA模塊自行獲取數據。

5.根據權利要求4所述的加速卡，其特征在于，

通過PCIE加DMA獲取數據，在FPGA內部通過選擇器模塊加接收緩存模塊，形成兵乓操作。

6.根據權利要求5所述的加速卡，其特征在于，

接收緩存模塊與發送緩存模塊采用片上RAM組成，配備選擇器，進行乒乓操作。

7.根據權利要求5或6所述的加速卡，其特征在于，

通過CRC_Hash模塊計算Hash值；計算完成后，存入發送緩存模塊，再次以兵乓操作返回計算值。

8.根據權利要求7所述的加速卡，其特征在于，

工作過程如下：

1)將超大數據切片，配置PCIE DMA，啟動PCIE DMA獲取數據；

2)將數據通過選擇器，緩存至接收緩存1；

3)啟動CRC_Hash計算模塊1；

4)在啟動計算的同時，再次搬運數據至接收緩存2，從而緩存1與2形成乒乓操作；

5)計算模塊1將數據寫入發送緩存1，計算模塊2將數據寫入發送緩存2；

6)任意發送緩存完成一筆數據的緩存，即啟動DMA將數據搬移回CPU，完成一次計算；

7)重復分片計算，直至計算完所有數據分片。