[發明專利]低壓降電壓轉換器電路及其可待機的電路系統

在審

• 申請號: 201911413170.1
• 申請日: 2019-12-31
• 公開（公告）號: CN113131918A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 李懷兆;王茂林
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H03K19/00
• 分類號: H03K19/00;H03K19/0175;G05F1/575
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種低壓降電壓轉換器電路及其可待機的電路系統，其中所述低壓降電壓轉換器電路，包括：功率單元，控制信號單元和存儲單元；所述存儲單元適于存儲所述功率單元在輸出電壓處于待機系統所需的電壓范圍和負載電阻時，所述控制信號單元中各控制信號VG1~VGN；所述控制信號單元適于在所述待機系統進入待機狀態時，調取所述存儲單元中所述各控制信號VG1~VGN的值，以控制所述功率單元中的相應的功率器件的導通程度或開關狀態。所述低壓降電壓轉換器電路及其可待機的電路系統能夠降低待機功耗。

技術領域

本發明涉及電子電路技術領域，尤其涉及一種低壓降電壓轉換器電路及其可待機的電路系統。

背景技術

現有待機方案是當系統進入待機狀態時，由帶隙基準配合電壓轉化器（voltageregulator）為系統供電。但是帶隙基準和電壓轉換器自身的待機電流通常都在幾十微安到幾百微安不等，這些待機電流增加了系統待機功耗，減少了移動設備的電池待機時間。

發明內容

本發明的目的在于提供一種低壓降電壓轉換器電路及其可待機的電路系統，解決現有技術中系統待機存在待機電流的技術問題。

為了解決上述技術問題，本發明提供一種低壓降電壓轉換器電路，包括：功率單元，控制信號單元和存儲單元；

所述存儲單元適于存儲所述功率單元在輸出電壓處于待機系統所需的電壓范圍和負載電阻時，所述控制信號單元中各控制信號VG1~VGN；

所述控制信號單元適于在所述待機系統進入待機狀態時，調取所述存儲單元中所述各控制信號VG1~VGN的值，以控制所述功率單元中的相應的功率器件的導通程度或開關狀態。

優選地，所述控制信號VG1~VGN的值為電平值、開關控制信號或者所述電平值和所述開關控制信號的組合。

優選地，所述開關控制信號為數字控制序列或模擬電平值，用于控制開關管的導通程度或者開關狀態。

優選地，包括：所述功率單元包括至少兩個并聯的功率器件，所述控制信號單元適于控制所述功率器件的開關狀態。

優選地，所述功率器件為可控開關特性的器件或者電路。

優選地，所述功率器件為MOS、BJT JFET、MESFET、MODFET或其它的功率器件。

優選地，所述存儲單元為寄存器或OTP。

優選地，所述低壓降電壓轉換器電路還包括反饋單元，所述反饋單元適于建立所述功率單元的輸出電壓Vout與所述控制信號單元提供的控制信號VG1~VGN的電平值的對應調節關系。

優選地，所述反饋單元適于在所述功率單元的輸出電壓Vout降低時，調節所述控制信號單元提供的控制信號VG1~VGN的電平值，使得所述輸出電壓Vout上升，在所述功率單元的輸出電壓Vout上升時，調節所述控制信號單元提供的控制信號VG1~VGN的電平值，使得所述輸出電壓Vout下降。

本發明的技術方案還提供了一種可待機的電路系統，包括：工作電路單元，待機電路單元和總控電路單元；

所述待機電路單元適于在所述工作電路單元需要待機時候，在總控電路單元的驅使下，進入待機工作狀態；

所述待機電路包括如上所述的低壓降電壓轉換器電路。相對于現有技術，本發明的低壓降電壓轉換器電路及其可待機的電路系統具有以下有益效果：

本發明中提出一種無帶隙基準的超低功耗LDO（低壓降電壓轉換器）電路，為系統待機時提供電源，LDO自身的待機功耗為零，完全消除了傳統結構中帶隙基準和電壓轉換器自身的待機電流，從而降低了系統的整體待機功耗。并且可以根據系統待機時的工作狀態動態調整該LDO電路的輸出電壓使待機功耗進一步降低。

附圖說明

圖1為本發明一實施例中所提供的低壓降電壓轉換器電路的結構原理圖；