[發明專利]基于MAX7000系列CPLD邏輯還原方法

有效

• 申請號: 201911411414.2
• 申請日: 2019-12-31
• 公開（公告）號: CN111142013B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 何正未;許莉;陳興;馬正;史燕妮;周銳
• 申請（專利權）人: 無錫市同飛科技有限公司
• 主分類號: G01R31/3177
• 分類號: G01R31/3177
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 聶啟新

本發明公開了基于MAX7000系列CPLD邏輯還原方法，涉及可編程邏輯器件的邏輯還原技術領域，該方法包括對CPLD樣本芯片進行處理得到各個層級照片；在層級照片中對器件進行識別和連線得到各個層級電路，對層級電路進行整理得到四個功能電路；確定功能電路與樣本配置文件中數據段區間之間的對應關系；建立CPLD功能結構建模得到還原模型；將待還原配置文件輸入還原模型得到待還原CPLD的功能電路；對功能電路進行化簡得到待還原CPLD的HDL網表；通過本申請的還原方法從CPLD的底層電路逐步分析，通過還原模型和化簡提高了待還原配置文件還原的準確性和效率，可完成MAX7000系列CPLD對應的所有待還原配置文件的邏輯還原。

技術領域

本發明涉及可編程邏輯器件的邏輯還原技術領域，尤其是基于MAX7000系列CPLD邏輯還原方法。

背景技術

CPLD是以邏輯陣列塊(Logic Array Blocks，LABs)、宏單元(Macro ell，MAC)、可編程互連陣列(Programmable Interconnect Array，PIA)和I/O控制塊(I/O ControlBlocks，IOB)為基本單元的特定用途集成電路(Application Specific IntegratedCircuit，ASIC)芯片，且CPLD基于EEPROM工藝。FPGA和CPLD都屬于可編程邏輯器件，目前國外有一些針對FPGA的逆向技術研究，針對Xilinx FPGA國外有些研究方法和工具，比如Debit工具。圖1所示為Debit工具通過試驗分析獲得FPGA內部器件配置關系的流程，該流程基于FPGA芯片內部結構和集成軟件環境(Integrated Software Environment，ISE)的開發流程，結合Xdlrc、Xdl、NCD等文件，通過ISE命令接口使用不同的測試方法來獲得不同類型可編程點(Programmable Point，PP)的位流映射關系數據，即FPGA編程點位流庫。Debit工具通過將需還原的目標文件與位流庫進行對比，對FPGA進行布點布線、配置邏輯，最終生成NCD文件，NCD文件即用戶編程邏輯所對應的電路。使用FPGA Editor工具便可以形象直觀的獲得目標文件所對應電路在FPGA芯片中的各類詳細信息(邏輯信息、連接信息、布局信息等)。

Debit工具采用Ncd2BitMapping方法(即生成多種樣本后的Bitstream文件來確定布線資源對應的坐標)獲得Bitstream文件與FPGA具體底層電路配置的映射關系，并提供一套類FPGA Editor的電路結構圖形化顯示工具，Debit工具獲得位流庫的方法如圖1所示。但Debit工具存在一些問題，使得其適用范圍、分析性能及分析結果準確度受限，問題主要包括：

1)Ncd2BitMapping方法需要測試分析坐標的樣本數據非常龐大，隨芯片規模的增加，樣本的獲取和試驗分析的時間成指數級上升，這將限制其應用在大型芯片(比如Virtex-5/6系列芯片)的分析。

2)經過大量實驗，我們發現Bitstream文件中存在很多冗余的控制數據。如果冗余數據沒有得到有效剔除，那么所得到的Bitstream映射數據結果是不完全正確，甚至是錯誤的。經過對Debit工具的實驗測試，發現其Bitstream文件解析所得結果的準確度不盡如人意。

3)Debit提供圖形化顯示電路的還原結果的集合，并不完整正確，它并沒有很好的方法來解決還原信息的拼接、整合過程。因此，用Debit工具得到的Bitstream文件分析結果展示圖和原始用FPGA Editor打開的原電路圖，它們相似但并不相同，缺少大部分的細節信息。

因此并不能直接將Xilinx FPGA所使用的Debit工具移植到CPLD中進行CPLD的邏輯還原，而目前也沒有其他方法和工具可以實現CPLD的邏輯還原。

發明內容

本發明人針對上述問題及技術需求，提出了基于MAX7000系列CPLD邏輯還原方法，本發明的技術方案如下：

基于MAX7000系列CPLD邏輯還原方法，包括如下步驟：