[發明專利]一種抗高壓高速度電平轉換器

有效

• 申請號: 201911407002.1
• 申請日: 2019-12-31
• 公開（公告）號: CN113131917B
• 公開（公告）日: 2022-10-21
• 發明（設計）人: 張長洪
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: H03K19/00
• 分類號: H03K19/00;H03K19/0185
• 代理公司: 北京海虹嘉誠知識產權代理有限公司 11129
• 代理人: 朱亞娜;吳小燦

本發明所述的一種抗高壓高速度電平轉換器，通過使用第一鎖存PMOS管，第二鎖存PMOS管，第三鎖存NMOS管，第四鎖存NMOS管共同鎖存第一中間節點和第二中間節點的電位，即此時第一中間節點和第二中間節點的擺幅為第二參考電壓～第三參考電壓，可以省去傳統電平轉換電路的第二級電平轉換電路Ⅱ，而直接驅動第Ⅲ級的邏輯器件，縮短了邏輯電平信號傳輸路徑，提高了傳輸速度，優化了面積成本，且該結構不需要恒定電流源第一電流源和第二電流源提供偏置電流，故而不存在靜態功耗和傳統方法中的上升沿和下降沿的失配問題。

技術領域

本發明涉及抗高壓電平轉換器技術，特別是一種抗高壓高速度電平轉換器。

背景技術

傳統抗高壓電平轉換器電路如圖1所示，其作用是把V0～V1之間的輸入邏輯電平信號 IN，經過電平轉換和邏輯處理后轉換為V2～V3之間的輸出邏輯電平信號OUT。該電路包括第一級電平轉換電路Ⅰ、第二級電平轉換電路Ⅱ和第三級電平轉換電路Ⅲ。所述第一級電平轉換電路Ⅰ包括第一反相器INV1、第二反相器INV2，所述第一反相器INV1的輸入端與輸入邏輯電平信號IN相接，所述第一反相器INV1的輸出端與所述第二反相器INV2的輸入端連接第一輸入NMOS管M1a的柵極，所述第二反相器INV2的輸出端連接第二輸入 NMOS管M1b，所述第一反相器INV1的接地端、第二反相器INV2的接地端、第一輸入 NMOS管M1a的源極和第二輸入NMOS管M1b的源極相連并與接地電壓端V0相接，所述第一反相器INV1的穩壓電源端和第二反相器INV2的穩壓電源端相連并與第一參考電壓端V1相接。所述第一輸入NMOS管M1a的漏極連接第一抗高壓PMOS管M2a的漏極，所述第二輸入NMOS管M1b的漏極連接第二抗高壓PMOS管M2b的漏極，所述第一抗高壓PMOS管M2a與所述第二抗高壓PMOS管M2b的柵極互連并與第二參考電壓端V2相接，所述第一抗高壓PMOS管M2a的源極連接第一節點A，所述第二抗高壓PMOS管M2b 的源極連接第二節點B。所述第一節點A連接第一鎖存PMOS管M3a的漏極，所述第二節點B連接第二鎖存PMOS管M3b的漏極，同時所述第一鎖存PMOS管M3a的柵極連接第二節點B，所述第二鎖存PMOS管M3b的柵極連接第一節點A，所述第一鎖存PMOS管 M3a與所述第二鎖存PMOS管M3b的源極互連并與工作電壓端V3相接，形成第一Latch (鎖存)對管。所述第一級電平轉換電路Ⅰ還包括分別為第一抗高壓PMOS管M2a與所述第二抗高壓PMOS管M2b提供偏置電流的第一電流源Ib1和第二電流源Ib2，所述第一電流源Ib1一端連接于V3、另一端連接于所述第一節點A，所述第二電流源Ib2一端連接于 V3、另一端連接于所述第二節點B。

此時，由于抗高壓器件第一抗高壓PMOS管M2a與所述第二抗高壓PMOS管M2b的存在，第一節點A與第二節點B之間的擺幅受限。具體地第一節點A與第二節點B之間的擺幅并不為V2～V3，而是V3～(V2-vgs)，其中vgs為第一抗高壓PMOS管M2a與所述第二抗高壓PMOS管M2b的柵源電壓，所以需要增加第二級電平轉換電路Ⅱ，所述第二級電平轉換電路Ⅱ包括第三輸入PMOS管M4a和第四輸入PMOS管M4b，所述第三輸入PMOS 管M4a的柵極與所述第二節點B連接，所述第四輸入PMOS管M4b柵極與所述第一節點 A連接，所述第三輸入PMOS管M4a的漏極連接第三節點C，所述第四輸入PMOS管M4b 的漏極連接第四節點D，所述第三輸入PMOS管M4a和所述第四輸入PMOS管M4b的源極相連于V3。所述第二級電平轉換電路Ⅱ還包括第五鎖存NMOS管M5a和第六鎖存NMOS 管M5b，所述第三節點C連接所述第六鎖存NMOS管M5b的漏極，所述第四節點D連接所述第五鎖存NMOS管M5a的漏極，同時所述第五鎖存NMOS管M5a的柵極連接第四節點D，所述第六鎖存NMOS管M5b的柵極連接第三節點C，所述第五鎖存NMOS管M5a 與所述第六鎖存NMOS管M5b的源極互連并與V2相接，形成第二Latch(鎖存)對管。

所述第二級電平轉換電路Ⅱ把第一節點A與第二節點B之間的信號轉化為擺幅為V2～V3之間的邏輯電平信號，再去驅動第三級電平轉換電路Ⅲ的第三反相器INV3。所述第三反相器INV3的輸入端與所述第四節點D相接，輸出端為輸出邏輯電平信號OUT，接地端連接V2，穩壓電源端連接V3。