[發明專利]焊盤結構及其制備方法和半導體器件

在審

• 申請號: 201911406374.2
• 申請日: 2019-12-31
• 公開（公告）號: CN113130427A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 劉森;向可強;劉盛富;劉筱偉;楊超
• 申請（專利權）人: 微龕（廣州）半導體有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/768;H01L23/31;H01L23/48
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種焊盤結構及其制備方法和半導體器件，所述焊盤結構包括底部金屬層，包括若干分離的導電區；中部金屬層，形成于所述底部金屬層上，所述中部金屬層與所述底部金屬層之間通過中間導電通孔連接；頂部金屬層，形成于所述中部金屬層上，所述中部金屬層與所述頂部金屬層之間通過頂部導電通孔連接；頂部絕緣層，設置于所述頂部金屬層上，所述頂部絕緣層內開設有顯露出所述頂部金屬層的上表面的焊盤開口；其中，所述頂部金屬層的面積大于所述中部金屬層的面積，所述焊盤開口于所述中部金屬層所在平面上的投影包圍所述中部金屬層。本發明的焊盤結構，可應用于高速芯片封裝PAD結構，可以同時兼顧寄生效應和可靠性。

技術領域

本發明屬于模擬集成電路封裝設計技術領域，特別是涉及焊盤結構及其制備方法和半導體器件。

背景技術

常規芯片封裝焊盤(PAD)一般為正方形，結構有兩種：一種是僅用頂層Metal，一種是從底部Metal1到頂層Meta全部用上。前者結構的寄生比較小，后者結構的可靠性比較高。

對高速芯片來講，寄生參數對電路(芯片)性能影響較大，尤其是輸入/輸出PAD，希望盡可能減小寄生效應；另一方面，封裝PAD的可靠性是芯片能成熟量產的基本要求。同時兼顧性能和可靠性一直是PAD設計的難題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種能夠同時兼顧寄生效應和可靠性的焊盤結構及其制備方法和半導體器件。

為實現上述目的及其他相關目的，本發明提供一種焊盤結構，所述焊盤結構包括：

底部金屬層，包括若干分離的導電區；

中部金屬層，形成于所述底部金屬層上，所述中部金屬層與所述底部金屬層之間通過中間導電通孔連接；

頂部金屬層，形成于所述中部金屬層上，所述中部金屬層與所述頂部金屬層之間通過頂部導電通孔連接；

頂部絕緣層，設置于所述頂部金屬層上，所述頂部絕緣層內開設有顯露出所述頂部金屬層的上表面內部的焊盤開口；

介質層，所述介質層分別設置于所述底部金屬層的各所述導電區之間的間隙、所述頂部金屬層與中部金屬層之間的間隙、所述中部金屬層與所述底部金屬層之間的間隙中；

其中，所述頂部金屬層的面積分別大于所述中部金屬層的面積和所述底部金屬層的面積，所述焊盤開口于所述中部金屬層所在平面上的投影包圍所述中部金屬層。

在一實施例中，所述底部金屬層包括至少一層子底部金屬層，每層所述子底部金屬層包括若干分離的子導電區；當所述底部金屬層包括兩層或兩層以上的底部金屬層時，相鄰兩層所述子底部金屬層中對應位置的所述子導電區之間通過第一導電通孔連接。

在一實施例中，所述中部金屬層包括至少一層子中部金屬層，所述子中部金屬層包括若干分離的導電區，所述底部金屬層的導電區和所述中部金屬層的導電區相對應。

在一實施例中，所述底部金屬層的面積小于所述中部金屬層的面積。

在一實施例中，所述中間導電通孔、頂部導電通孔或所述子導電通孔的間距大于或等于各導電通孔的孔徑的二倍。

在一實施例中，所述底部金屬層的若干所述導電區沿所述中部金屬層的邊緣設置。

在一實施例中，所述中部金屬層包括四方形金屬層，所述四方形金屬層的四個頂點落在所述焊盤開口于所述中部金屬層所在平面上的投影的邊線上。

在一實施例中，所述底部金屬層包括四個所述導電區，四個所述導電區分別位于所述中部金屬層的四個頂角位置。

在一實施例中，所述中部金屬層至少包括兩層子中部金屬層，相鄰兩個所述子中部金屬層之間通過第二導電通孔連接。