[發明專利]一種構槽式功率晶體管GD端夾止結構及其制備方法

在審

• 申請號: 201911397781.1
• 申請日: 2019-12-30
• 公開（公告）號: CN110957352A
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 李振道
• 申請（專利權）人: 南京融芯微電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/331
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種構槽式功率晶體管GD端夾止結構及其制備方法，包括N摻雜區6或P摻雜區5或P井區7；所述N摻雜區6和所述P摻雜區5在溝槽內的所述多晶硅（Poly?Si）層8中相間排列，即一個所述N摻雜區6挨著一個所述P摻雜區5再挨著一個N摻雜區6，以此類推；所述N摻雜區6或P摻雜區5或P井區7在硅襯底外延片1里面，本發明提供一個新的結構，和其它結構相比，可達到節省工藝流程與成本的目的，另一方面本發明使得器件電流與路徑阻值的乘積不易大于內建寄生的晶體管的Vbe電壓讓三極管導通，因而容易維持原本雪崩崩潰(UIS)的能力及降低snapback發生的機率，本發明所以能完成中高電壓的產品，卻又不失過保護的能力，大大提升產品的應用范圍。

技術領域

本發明涉及電子元器件、半導體、集成電路，尤其涉及一種構槽式功率晶體管GD端夾止結構及其制備方法。

背景技術

功率金屬氧化物半導體場效晶體管Power MOSFET (Metal-Oxide-SemiconductorField-Effect-Transistor)其結構可區分為溝槽(trench)結構及平面(planar)結構，其中溝槽結構因為元胞尺寸(Cell Pitch)較小，可得到較佳的阻值，因而被廣泛應用在電壓200V以下，而200V以上因阻值與元胞尺寸的關鏈性較低，多用平面結構來完成。

近年來因其科技發展越來越快速，功率金屬氧化物半導體場效晶體管PowerMOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor)的過保護的功能也就相對的重要。

發明內容

本發明提供一個新的汲極和源極端的過保護結構，其電路圖如圖1，其結構同時也能增加其組件的雪崩崩潰(UIS)能力。

本發明解決其技術問題所采用的技術方案是：一種構槽式功率晶體管GD端夾止結構，包括：一硅襯底外延片1；一閘極氧化層，是成長在所述已蝕刻的硅襯底外延片1上；一多晶硅（Poly-Si）層8，是沈積在所述蝕刻的溝槽內；

包括N摻雜區6或P摻雜區5或P井區7；所述P摻雜區5以離子布值及加熱擴散方式來形成；所述N摻雜區6是以采用高能量、高劑量的離子布值形成；所述N摻雜區6和所述P摻雜區5在溝槽內的所述多晶硅（Poly-Si）層8中相間排列，即一個所述N摻雜區6挨著一個所述P摻雜區5再挨著一個N摻雜區6，以此類推；所述N摻雜區6或P摻雜區5或P井區7在硅襯底外延片1里面；一介電層(ILD)4，位于硅襯底外延片1上方；一源極金屬層2，連接其多晶硅內外圍的一側N摻雜區6；一閘極金屬層3，連接其多晶硅內外圍的另一側N摻雜區6。

進一步地，所述N摻雜區6與所述P摻雜區5各自的長度、深度、數量及濃度依所需特性要求不同。

進一步地，所述構槽式功率晶體管GD端夾止結構同樣的設計方式可用于閘極（gate）或源極（source）二端，所述構槽式功率晶體管GD端夾止結構和其他將多晶硅（Poly-Si）做于表面上不同，所述構槽式功率晶體管GD端夾止結構只需利用一般的溝槽制程，將其制作在所需的多晶硅（Poly-Si）溝槽內，稱為多重基納二極管。

本發明還提供了一種構槽式功率晶體管GD端夾止結構的制備方法，包括如下步驟：

S1：在硅襯底外延片1上完成基本的蝕刻制程并生長所述閘極氧化層；

S2：沉積所述多晶硅（Poly-Si）層8；

S3：用第一道光罩(AA)，并進行相應第一形狀的刻蝕；

S4：對第S2步所刻蝕出的所述第一形狀進行底部圓滑處理，同時進行刻蝕后多晶硅（Poly-Si）內的P摻雜區5和P井區7制備；

S5：用第二道光罩(Poly)蝕刻出將要留的閘極氧化層區塊，接著完成多晶硅（Poly-Si）的N摻雜區6制備；