[發(fā)明專利]一種集成電路封裝的電、熱特性協(xié)同設(shè)計(jì)方法與流程

在審

• 申請(qǐng)?zhí)枺?/td>: 201911392661.2
• 申請(qǐng)日: 2019-12-30
• 公開（公告）號(hào): CN113128161A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計(jì)）人: 蔣樂樂;陸宇;馬松;沈立
• 申請(qǐng)（專利權(quán)）人: 海安集成電路技術(shù)創(chuàng)新中心;海安芯潤(rùn)集成電路科技有限公司;上海北京大學(xué)微電子研究院
• 主分類號(hào): G06F30/39
• 分類號(hào): G06F30/39;G06F30/20;G06F111/06;G06F119/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種集成電路封裝的電、熱特性協(xié)同設(shè)計(jì)方法與流程。其特征在于在設(shè)計(jì)階段充分考慮封裝設(shè)計(jì)的熱、電學(xué)特性對(duì)集成電路性能的影響，同時(shí)與核心的集成電路設(shè)計(jì)進(jìn)行協(xié)同優(yōu)化，可以根據(jù)成本和實(shí)現(xiàn)復(fù)雜度等因素從封裝設(shè)計(jì)和電路設(shè)計(jì)兩方面優(yōu)化系統(tǒng)性能，提高封裝設(shè)計(jì)的靈活性。設(shè)計(jì)方法及流程主要包括封裝的物理設(shè)計(jì)，電學(xué)參數(shù)提取，熱學(xué)參數(shù)提取，集成電路設(shè)計(jì)，考慮封裝和集成電路的混合模式仿真，輸出滿足設(shè)計(jì)要求的集成電路設(shè)計(jì)及封裝的物理設(shè)計(jì)。

技術(shù)領(lǐng)域

本發(fā)明涉及用于電子電路的封裝設(shè)計(jì)，以及電子電路、封裝的自動(dòng)化設(shè)計(jì)和計(jì)算機(jī)輔助設(shè)計(jì)。

背景技術(shù)

隨著電子技術(shù)和集成電路技術(shù)的不斷進(jìn)步，數(shù)字系統(tǒng)的時(shí)鐘速率越來越高，信號(hào)邊緣速率越來越快，從電氣性能角度看，高速信號(hào)間的互聯(lián)不再是暢通和透明的，高速PCB的導(dǎo)線互聯(lián)和板層特性對(duì)系統(tǒng)的影響已不能被簡(jiǎn)單忽略。封裝互連中有金線，基板的金屬線，過孔和轉(zhuǎn)角，樁線，焊球等，在低頻信號(hào)中，往往將它們視為簡(jiǎn)單的傳輸線。系統(tǒng)工作頻率很高時(shí)，將器件互連的導(dǎo)線不應(yīng)再看做一根簡(jiǎn)單的對(duì)信號(hào)透明的導(dǎo)線，而是一個(gè)有時(shí)延和瞬間阻抗分布寄生元件，它會(huì)產(chǎn)生延時(shí)，引起信號(hào)波形失真、干擾等。裝寄生效應(yīng)對(duì)高頻器件性能的影響越來越明顯，為了在高頻器件設(shè)計(jì)中充分考慮寄生參數(shù)的影響，需對(duì)封裝的寄生效應(yīng)進(jìn)行模擬，以便保持高頻電路封裝后信號(hào)完整性及電源完整性。具體做法是提取出三維封裝結(jié)構(gòu)的RLC參數(shù)和高頻下的S參數(shù)，分析管殼在封裝前后、不同頻率、不同封裝環(huán)境下寄生參數(shù)的變化情況，將仿真結(jié)果與實(shí)驗(yàn)結(jié)果進(jìn)行對(duì)比，為設(shè)計(jì)人員設(shè)計(jì)產(chǎn)品提供依據(jù)。如何處理由高速信號(hào)連線引起的反射、串?dāng)_、開關(guān)噪聲等信號(hào)完整性問題，確保信號(hào)傳輸?shù)馁|(zhì)量，是一個(gè)設(shè)計(jì)能否成功的關(guān)鍵。一個(gè)好的信號(hào)完整性設(shè)計(jì)需要貫穿于整個(gè)設(shè)計(jì)的各個(gè)階段，可以在設(shè)計(jì)階段最大化解決潛在的信號(hào)完整性問題，在高速系統(tǒng)設(shè)計(jì)具有指導(dǎo)意義。為了提高電子系統(tǒng)的性能，降低系統(tǒng)價(jià)格，增加系統(tǒng)的可靠性，需要將芯片封裝在一個(gè)盡可能小的空間，而芯片功率不斷增加，導(dǎo)致發(fā)熱量越來越大，使得熱學(xué)設(shè)計(jì)不得不面臨既要維持高的熱產(chǎn)生率又要保持相對(duì)低的器件溫度這樣一個(gè)矛盾中。而熱分析是對(duì)一個(gè)具體設(shè)計(jì)方案的熱場(chǎng)行為進(jìn)行分析和計(jì)算，獲取溫度場(chǎng)分布，再通過分析溫度分布場(chǎng)中極值點(diǎn)的情況，反饋到布局布線和熱設(shè)計(jì)過程中，提供具體的改進(jìn)方案，形成一種設(shè)計(jì)、分析、再設(shè)計(jì)、再分析的設(shè)計(jì)流程。由于引線框架在封裝結(jié)構(gòu)中的主要功能是為芯片提供機(jī)械支撐載體，并作為導(dǎo)電介質(zhì)連接IC外部電路，傳送電信號(hào)，以及與封裝材料一起向外散發(fā)芯片工作時(shí)產(chǎn)生的熱量的作用，因此對(duì)引線框架選用材料的熱傳導(dǎo)率、強(qiáng)度、硬度有著特殊的要求，以增強(qiáng)可靠性和散熱性能。

發(fā)明內(nèi)容

本發(fā)明提供了一種本發(fā)明提供了一種集成電路封裝電學(xué)、熱學(xué)特性協(xié)同設(shè)計(jì)方法及流程。在設(shè)計(jì)階段充分考慮封裝的電、熱特性的影響，并從電路和封裝兩個(gè)設(shè)計(jì)自由度優(yōu)化系統(tǒng)性能，提高設(shè)計(jì)的靈活性和產(chǎn)品的一次性設(shè)計(jì)成功率。

本發(fā)明提供了一種集成電路封裝電學(xué)、熱學(xué)特性協(xié)同設(shè)計(jì)方法及流程，包括：

封裝的物理設(shè)計(jì)，電學(xué)參數(shù)提取，熱學(xué)參數(shù)提取，集成電路設(shè)計(jì)，考慮封裝和集成電路的混合模式仿真，輸出滿足設(shè)計(jì)要求的集成電路設(shè)計(jì)及封裝的物理設(shè)計(jì)。

本發(fā)明提供了一種電子產(chǎn)品封裝電學(xué)建模方法及流程，包括：

電學(xué)參數(shù)提取模塊，電學(xué)參數(shù)自動(dòng)優(yōu)化模塊；

電學(xué)參數(shù)自動(dòng)優(yōu)化模塊調(diào)用力學(xué)參數(shù)提取模塊生成的數(shù)據(jù)進(jìn)行力學(xué)參數(shù)優(yōu)化。

本發(fā)明提供了一種對(duì)封裝設(shè)計(jì)的熱學(xué)參數(shù)提取流程。包括：

基于主流封裝設(shè)計(jì)工具生成的原始封裝文件進(jìn)熱特性的自動(dòng)提取，并轉(zhuǎn)換成對(duì)應(yīng)的電學(xué)參數(shù)，并進(jìn)行適合電學(xué)仿真的參數(shù)轉(zhuǎn)換。

本發(fā)明提供了一種對(duì)封裝設(shè)計(jì)的熱學(xué)參數(shù)提取流程。包括：

考慮集成電路設(shè)計(jì)、封裝電學(xué)、熱學(xué)特性提取結(jié)果的混合模式的仿真方法，包括自動(dòng)的輸入數(shù)據(jù)的裝載接口和自動(dòng)輸出滿足要求的電路設(shè)計(jì)、封裝文件。

附圖說明