[發明專利]一種連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法

在審

• 申請號: 201911388652.6
• 申請日: 2019-12-30
• 公開（公告）號: CN111124961A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 陳誠;盧超
• 申請（專利權）人: 武漢先同科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F5/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法，所述實現方法由一片FPGA芯片和一片單口RAM實現，所述單口RAM選用IS61WV102416BLL，所述FPGA芯片選用EP4CE15F17C8，所述FPGA芯片內設置有讀驅動模塊、寫驅動模塊、仲裁模塊、讀取FIFO模塊和寫入FIFO模塊，該連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法設計合理，利用一片單口RAM，通過FPGA芯片的讀取FIFO模塊和寫入FIFO模塊進行讀寫數據的緩存，并加入仲裁機制進行數據線和地址線的分時復用，實現偽雙口RAM的目的。

技術領域

本發明屬于電子技術領域，特別涉及一種連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法。

背景技術

隨著電子技術的迅速發展，大量的高速數據采集和在線測試對現代工業測控系統和儀器儀表的功能和性能提更高要求，CPU并行工作方式得到了廣泛應用，為了使2個控制器能夠快速有效的交換信息，充分利用系統資源，采用雙口RAM實現存儲器共享是目前較為流行的方法，雙口RAM可以很好的解決并行性和速度的問題。

雙口RAM是在1個單口RAM存儲器上具有兩套完全獨立的數據線、地址線和讀寫控制線，并允許兩個獨立的系統同時對其進行隨機性訪問的存儲器，即共享式多端口存儲器。目前，大容量的雙口RAM成本較高，目前市面上大容量的雙口RAM由于生產成本和工藝的原因，價格一般都比較高。單口RAM價格相對便宜，但是只有一套數據總線和地址總線，只能連接單個處理器，并且讀寫必須分開操作，對數據的存取速度有極大的限制，為此，本發明提出一種連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法。

發明內容

為了解決現有技術存在的問題，本發明提供了一種連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法，該連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法設計合理，利用一片單口RAM，通過FPGA芯片的讀取FIFO模塊和寫入FIFO模塊進行讀寫數據的緩存，并加入仲裁機制進行數據線和地址線的分時復用，充分利用總線資源，實現偽雙口RAM的目的。

為了實現上述目的，本發明是通過如下的技術方案來實現：一種連續讀寫模式下的單口RAM轉偽雙口RAM的實現方法，所述實現方法由一片FPGA芯片和一片單口RAM實現，所述單口RAM選用IS61WV102416BLL，所述FPGA芯片選用EP4CE15F17C8，所述FPGA芯片內設置有讀驅動模塊、寫驅動模塊、仲裁模塊、讀取FIFO模塊和寫入FIFO模塊，利用一片單口RAM，通過FPGA芯片的讀取FIFO模塊和寫入FIFO模塊進行讀寫數據的緩存，并加入仲裁機制進行數據線和地址線的分時復用，實現偽雙口RAM的目的，具體實現方法如下：

①讀寫驅動模塊：讀寫驅動模塊直連IS61WV102416BLL，實現單口RAM的讀寫時序，完成底層驅動；

②仲裁模塊：仲裁模塊的主要功能是根據讀取FIFO模塊和寫入FIFO模塊的讀寫需求和讀寫總線的占用情況，合理調度分配單口RAM的總線資源，進行分時復用，其工作原理如下：在讀取FIFO模塊和寫入FIFO模塊中設置多個近空和近滿閾值，讀取FIFO模塊隨著外部接口將數據讀出，讀取FIFO模塊內部的緩存數據越來越少，緩存數據量低于不同的閾值時向仲裁模塊發送不同優先等級的讀請求信號，同理，寫入FIFO模塊隨著外部接口將數據寫入，寫入FIFO模塊內部的緩存數據越來越多，緩存數據量高于不同的閾值時向仲裁模塊發送不同優先等級的寫請求信號，仲裁模塊根據讀寫請求信號的優先等級，分配不同的時間片資源去讀寫單口RAM；

③讀取FIFO模塊和寫入FIFO模塊：讀取FIFO模塊和寫入FIFO模塊對外擴展了一套數據總線和地址總線，實現了偽雙口RAM的接口，可以滿足兩個處理器分別對它進行讀和寫，并且，讀取FIFO模塊和寫入FIFO模塊能夠對外部的讀寫數據進行緩沖，保證數據讀寫的實時性和并行性，這兩個模塊會監測內部緩存的數據量，并向仲裁模塊發送不同優先級的請求，保證讀寫過程不被阻塞。