[發(fā)明專利]一種連續(xù)讀寫模式下的單口RAM轉偽雙口RAM的實現(xiàn)方法

在審

• 申請?zhí)枺?/td>: 201911388652.6
• 申請日: 2019-12-30
• 公開（公告）號: CN111124961A
• 公開（公告）日: 2020-05-08
• 發(fā)明（設計）人: 陳誠;盧超
• 申請（專利權）人: 武漢先同科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F5/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種連續(xù)讀寫模式下的單口RAM轉偽雙口RAM的實現(xiàn)方法，其特征在于，所述實現(xiàn)方法由一片F(xiàn)PGA芯片和一片單口RAM實現(xiàn)，所述單口RAM選用IS61WV102416BLL，所述FPGA芯片選用EP4CE15F17C8，所述FPGA芯片內設置有讀驅動模塊、寫驅動模塊、仲裁模塊、讀取FIFO模塊和寫入FIFO模塊，利用一片單口RAM，通過FPGA芯片的讀取FIFO模塊和寫入FIFO模塊進行讀寫數(shù)據(jù)的緩存，并加入仲裁機制進行數(shù)據(jù)線和地址線的分時復用，實現(xiàn)偽雙口RAM的目的，具體實現(xiàn)方法如下：

①讀寫驅動模塊：讀寫驅動模塊直連IS61WV102416BLL，實現(xiàn)單口RAM的讀寫時序，完成底層驅動；

②仲裁模塊：仲裁模塊的主要功能是根據(jù)讀取FIFO模塊和寫入FIFO模塊的讀寫需求和讀寫總線的占用情況，合理調度分配單口RAM的總線資源，進行分時復用，其工作原理如下：在讀取FIFO模塊和寫入FIFO模塊中設置多個近空和近滿閾值，讀取FIFO模塊隨著外部接口將數(shù)據(jù)讀出，讀取FIFO模塊內部的緩存數(shù)據(jù)越來越少，緩存數(shù)據(jù)量低于不同的閾值時向仲裁模塊發(fā)送不同優(yōu)先等級的讀請求信號，同理，寫入FIFO模塊隨著外部接口將數(shù)據(jù)寫入，寫入FIFO模塊內部的緩存數(shù)據(jù)越來越多，緩存數(shù)據(jù)量高于不同的閾值時向仲裁模塊發(fā)送不同優(yōu)先等級的寫請求信號，仲裁模塊根據(jù)讀寫請求信號的優(yōu)先等級，分配不同的時間片資源去讀寫單口RAM；

③讀取FIFO模塊和寫入FIFO模塊：讀取FIFO模塊和寫入FIFO模塊對外擴展了一套數(shù)據(jù)總線和地址總線，實現(xiàn)了偽雙口RAM的接口，可以滿足兩個處理器分別對它進行讀和寫，并且，讀取FIFO模塊和寫入FIFO模塊能夠對外部的讀寫數(shù)據(jù)進行緩沖，保證數(shù)據(jù)讀寫的實時性和并行性，這兩個模塊會監(jiān)測內部緩存的數(shù)據(jù)量，并向仲裁模塊發(fā)送不同優(yōu)先級的請求，保證讀寫過程不被阻塞。

2.根據(jù)權利要求1所述的一種連續(xù)讀寫模式下的單口RAM轉偽雙口RAM的實現(xiàn)方法，其特征在于：所述單口RAM的讀寫共用一套數(shù)據(jù)、地址總線，讀寫必須分時操作。

3.根據(jù)權利要求1所述的一種連續(xù)讀寫模式下的單口RAM轉偽雙口RAM的實現(xiàn)方法，其特征在于：所述IS61WV102416BLL是一款1M*16Bits的高速異步單口RAM，它采用CMOS技術，具有可靠性高、低功耗等優(yōu)點。

4.根據(jù)權利要求1所述的一種連續(xù)讀寫模式下的單口RAM轉偽雙口RAM的實現(xiàn)方法，其特征在于：所述②中，高優(yōu)先級的請求信號可以打斷分配給低優(yōu)先級請求信號的時間片，低優(yōu)先級的請求信號不能打斷分配給高優(yōu)先級的請求信號的時間片。