[發明專利]器件封裝方法及器件封裝結構

在審

• 申請號: 201911382883.6
• 申請日: 2019-12-27
• 公開（公告）號: CN113053762A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 汪新學;向陽輝;馬云苗;王敬平
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/544;H01L25/18
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 潘彥君

器件封裝方法及器件封裝結構，所述方法包括：提供襯底，并在所述襯底的同一表面固定條形偽芯片和器件芯片，固定有所述條形偽芯片和器件芯片的表面為所述襯底的正面，所述條形偽芯片將所述襯底的正面分割成至少兩個區域，所述條形偽芯片高于所述器件芯片；對所述襯底進行封塑工藝，形成覆蓋所述器件芯片和所述條形偽芯片的封塑層；對所述封塑層進行研磨，露出所述條形偽芯片。采用上述方案，可以減小封裝結構的翹曲度，提高封裝工藝的良率。

技術領域

本發明實施例涉及半導體芯片封裝技術領域，尤其涉及一種器件封裝方法及器件封裝結構。

背景技術

現有的半導體芯片封裝過程中，由于封塑材料與襯底材料之間的熱膨脹系數(Coefficient of Thermal Expansion，CTE)存在差異，因此，在對襯底進行封塑(Molding)時，封塑材料在固化過程中會對襯底產生應力，使得襯底發生翹曲，從而增加后續加工過程的處理難度，降低封裝工藝的良率。

發明內容

有鑒于此，本發明實施例提供一種器件封裝方法及器件封裝結構，可以減小封裝導致的翹曲，提高封裝工藝的良率。

本發明實施例提供了一種器件封裝方法，包括：

提供襯底，并在所述襯底的同一表面固定條形偽芯片和器件芯片，固定有所述條形偽芯片和器件芯片的表面為所述襯底的正面，所述條形偽芯片將所述襯底的正面分割成至少兩個區域，所述條形偽芯片高于所述器件芯片；

對所述襯底進行封塑工藝，形成覆蓋所述器件芯片和所述條形偽芯片的封塑層；

對所述封塑層進行研磨，露出所述條形偽芯片。

可選地，所述在所述襯底的同一表面固定條形偽芯片和器件芯片的步驟包括：

在所述襯底的正面，將所述條形偽芯片固定于所述器件芯片之間的間隙內。

可選地，所述在所述襯底的同一表面固定條形偽芯片的步驟包括：

所述條形偽芯片包括端部，使所述端部與所述襯底的邊界相接。

可選地，所述在所述襯底的同一表面固定條形偽芯片的步驟包括：

所述條形偽芯片將所述襯底的正面分割成多個區域，所述多個區域的面積相等，或者多個區域的面積比在0.9～1.1的范圍內。

可選地，所述在所述襯底的同一表面固定條形偽芯片和器件芯片的步驟包括：多個器件芯片在所述襯底的正面進行矩陣式排布，并在所述襯底的正面固定多個條形偽芯片，包括：相互平行的第一條形偽芯片和第二條形偽芯片，沿矩陣行向排布且貫穿襯底；相互平行的第三條形偽芯片和第四條形偽芯片，沿矩陣列向排布且位于所述第一條形偽芯片和第二條形偽芯片之間。

可選地，所述條形偽芯片的熱膨脹系數與所述襯底的熱膨脹系數相等，或者所述條形偽芯片與所述襯底的熱膨脹系數比在0.9～1.1。

可選地，所述條形偽芯片比所述器件芯片高30至50微米。

可選地，所述條形偽芯片的寬度小于或等于所述器件芯片排布的間隔距離。

可選地，所述在所述襯底的同一表面固定有條形偽芯片和器件芯片，包括：將所述條形偽芯片和器件芯片粘貼于所述襯底的正面。

本發明實施例還提供了一種器件封裝結構，包括襯底，器件芯片和封塑層，其特征在于，所述器件芯片固定于所述襯底的同一表面，固定有所述器件芯片的表面為所述襯底的正面，所述封塑層覆蓋所述器件芯片和襯底的正面，所述器件封裝結構還包括：固定于所述襯底的正面的條形偽芯片，所述條形偽芯片將所述襯底的正面分割成至少兩個區域，所述條形偽芯片高于所述器件芯片，并且所述條形偽芯片位于所述封塑層中，且從所述封塑層表面露出。

可選地，所述條形偽芯片固定于所述器件芯片之間的間隙內。