[發(fā)明專利]一種FPGA2子模塊的io中斷控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201911382410.6
• 申請(qǐng)日: 2019-12-28
• 公開(kāi)（公告）號(hào): CN111221755B
• 公開(kāi)（公告）日: 2020-11-10
• 發(fā)明（設(shè)計(jì)）人: 周燦榮;徐金平;凌清平;林振興;彭亦華
• 申請(qǐng)（專利權(quán)）人: 重慶秦嵩科技有限公司
• 主分類號(hào): G06F13/24
• 分類號(hào): G06F13/24
• 代理公司: 重慶千石專利代理事務(wù)所(普通合伙) 50259
• 代理人: 冷奇峰

本發(fā)明專利公開(kāi)了一種FPGA2子模塊的io中斷控制方法，其控制方法包括如下步驟：首先將軟件初始化，把中斷狀態(tài)全部清零，同時(shí)把中斷屏蔽位全部打開(kāi)，并按照一級(jí)、二級(jí)、三級(jí)至四級(jí)的順序進(jìn)行；外部測(cè)試在GPIO5產(chǎn)生上升沿的中斷觸發(fā)，GPIO外設(shè)模塊獲取到GPIO5的中斷，之后IO外設(shè)模塊獲取到GPIO的中斷；通過(guò)對(duì)中斷屏蔽位按照順序打開(kāi)，而且各個(gè)子模塊逐層傳遞獲取中斷信號(hào)，同時(shí)能夠?qū)﹄娖竭M(jìn)行逐個(gè)恢復(fù)，使得FPGA可以對(duì)模塊的中斷狀態(tài)進(jìn)行逐級(jí)標(biāo)記，同時(shí)能實(shí)現(xiàn)有效清除，提高判斷結(jié)果精確度，解決了目前FPGA在進(jìn)行中斷控制處理過(guò)程中仍然存在一定的不足之處，其模塊的中斷狀態(tài)不能被有效標(biāo)記，導(dǎo)致其中斷結(jié)果容易出現(xiàn)誤差的問(wèn)題。

技術(shù)領(lǐng)域

本發(fā)明專利涉及FPGA2子模塊中斷控制技術(shù)領(lǐng)域，具體為一種FPGA2子模塊的io中斷控制方法。

背景技術(shù)

FPGA是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)，與傳統(tǒng)模式的芯片設(shè)計(jì)進(jìn)行對(duì)比，F(xiàn)PGA芯片并非單純局限于研究以及設(shè)計(jì)芯片，而是針對(duì)較多領(lǐng)域產(chǎn)品都能借助特定芯片模型予以優(yōu)化設(shè)計(jì)。從芯片器件的角度講，F(xiàn)PGA本身構(gòu)成了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。

目前的FPGA在進(jìn)行中斷控制處理過(guò)程中仍然存在一定的不足之處，其模塊的中斷狀態(tài)不能被有效標(biāo)記，導(dǎo)致其中斷結(jié)果容易出現(xiàn)誤差，為此提出一種可以對(duì)模塊的中斷狀態(tài)進(jìn)行逐級(jí)標(biāo)記，同時(shí)能實(shí)現(xiàn)有效清除，提高判斷結(jié)果精確度的中斷控制方法來(lái)解決此問(wèn)題。

發(fā)明專利內(nèi)容

(一)解決的技術(shù)問(wèn)題

本發(fā)明專利的目的在于提供一種FPGA2子模塊的io中斷控制方法，以解決上述背景技術(shù)中提出的目前FPGA在進(jìn)行中斷控制處理過(guò)程中仍然存在一定的不足之處，其模塊的中斷狀態(tài)不能被有效標(biāo)記，導(dǎo)致其中斷結(jié)果容易出現(xiàn)誤差的問(wèn)題。

(二)技術(shù)方案

為實(shí)現(xiàn)上述目的，本發(fā)明專利提供如下技術(shù)方案：一種FPGA2子模塊的io中斷控制方法，其控制方法包括如下步驟：

(1)狀態(tài)重置：首先將軟件初始化，把中斷狀態(tài)全部清零，同時(shí)把中斷屏蔽位全部打開(kāi)，并按照一級(jí)、二級(jí)、三級(jí)至四級(jí)的順序進(jìn)行；

(2)中斷觸發(fā)：外部測(cè)試在GPIO5產(chǎn)生上升沿的中斷觸發(fā)；

(3)中斷傳遞：GPIO外設(shè)模塊獲取到GPIO5的中斷，之后IO外設(shè)模塊獲取到GPIO的中斷，之后ALL外設(shè)模塊獲取到IO的中斷，之后CPU接收到ALL的中斷；

(4)中斷讀取：CPU收到中斷后，讀取ALL外設(shè)模塊內(nèi)的中斷狀態(tài)，根據(jù)中斷的類型，依次向上一層恢復(fù)電平狀態(tài)；

(5)中斷處理：CPU對(duì)恢復(fù)電平后的各個(gè)模塊中斷狀態(tài)的標(biāo)記進(jìn)行清除，并同時(shí)對(duì)該對(duì)應(yīng)模塊進(jìn)行狀態(tài)恢復(fù)，最后結(jié)束中斷處理過(guò)程。

優(yōu)選的，所述步驟(1)中，在讀取中斷狀態(tài)時(shí)，按照級(jí)數(shù)遞增進(jìn)行讀取，在清空中斷狀態(tài)時(shí)，按照級(jí)數(shù)遞減進(jìn)行清零。

優(yōu)選的，所述步驟(1)中，第一級(jí)中斷控制是將多種中斷源匯總成一個(gè)總中斷信號(hào)到CPU，第二級(jí)中斷為IO通信總中斷，且它由IO中斷控制產(chǎn)生，第三級(jí)中斷為GPIO總中斷，且它由GPIO控制產(chǎn)生，第四級(jí)中斷為多種對(duì)外接口通信中斷，它是由多種對(duì)外接口控制產(chǎn)生。

優(yōu)選的，所述步驟(1)中，第一級(jí)中斷的中斷源包括但不限于BMC過(guò)溫預(yù)警中斷，第二級(jí)中斷的中斷源包括但不限于GPIO總中斷、多種對(duì)外接口通信中斷，第三級(jí)中斷的中斷源包括16路GPIO，第四級(jí)中斷的中斷源包括但不限于接收f(shuō)ifo非空中斷。