[發明專利]一種FPGA2子模塊的io中斷控制方法

有效

• 申請號: 201911382410.6
• 申請日: 2019-12-28
• 公開（公告）號: CN111221755B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 周燦榮;徐金平;凌清平;林振興;彭亦華
• 申請（專利權）人: 重慶秦嵩科技有限公司
• 主分類號: G06F13/24
• 分類號: G06F13/24
• 代理公司: 重慶千石專利代理事務所(普通合伙) 50259
• 代理人: 冷奇峰

1.一種FPGA2子模塊的io中斷控制方法，其特征在于：其控制方法包括如下步驟：

(1)狀態重置：首先將軟件初始化，把中斷狀態全部清零，同時把中斷屏蔽位全部打開，并按照一級、二級、三級至四級的順序進行；

(2)中斷觸發：外部測試在GPIO5產生上升沿的中斷觸發；

(3)中斷傳遞：GPIO外設模塊獲取到GPIO5的中斷，之后IO外設模塊獲取到GPIO的中斷，之后ALL外設模塊獲取到IO的中斷，之后CPU接收到ALL的中斷；

(4)中斷讀?。篊PU收到中斷后，讀取ALL外設模塊內的中斷狀態，根據中斷的類型，依次向上一層恢復電平狀態；

(5)中斷處理：CPU對恢復電平后的各個模塊中斷狀態的標記進行清除，并同時對該對應模塊進行狀態恢復，最后結束中斷處理過程。

2.根據權利要求1所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(1)中，在讀取中斷狀態時，按照級數遞增進行讀取，在清空中斷狀態時，按照級數遞減進行清零。

3.根據權利要求2所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(1)中，第一級中斷控制是將多種中斷源匯總成一個總中斷信號到CPU，第二級中斷為IO通信總中斷，且它由IO中斷控制產生，第三級中斷為GPIO總中斷，且它由GPIO控制產生，第四級中斷為多種對外接口通信中斷，它是由多種對外接口控制產生。

4.根據權利要求3所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(1)中，第一級中斷的中斷源包括但不限于BMC過溫預警中斷，第二級中斷的中斷源包括但不限于GPIO總中斷、多種對外接口通信中斷，第三級中斷的中斷源包括16路GPIO，第四級中斷的中斷源包括但不限于接收fifo非空中斷。

5.根據權利要求1所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(3)中，GPIO外設模塊獲取到中斷后，將中斷狀態第5位標記有效，IO外設模塊獲取到中斷后，將GPIO中斷狀態位標記有效，ALL外設模塊獲取到中斷后，將IO中斷狀態位標記有效。

6.根據權利要求5所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(3)中，GPIO標記后并向IO外設模塊產生中斷高電平，IO標記后并向ALL外設模塊產生中斷高電平，ALL標記后并向CPU產生中斷低電平。

7.根據權利要求1所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(4)中，所判斷的中斷類型為三個，它們分別為IO中斷、GPIO中斷和GPIO5中斷，且恢復的電平狀態均為產生中斷電平的反狀態。

8.根據權利要求7所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(4)中，判斷是IO中斷時，此時ALL外設模塊將中斷低電平信號恢復高電平，判斷是GPIO中斷時，此時IO外設模塊將中斷高電平恢復低電平，判斷是GPIO5中斷時，此時GPIO外設模塊將中斷高電平恢復低電平。

9.根據權利要求1所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(5)中，CPU清除GPIO外設模塊內的中斷狀態的第5位，CPU清除IO外設模塊內的中斷狀態的GPIO標記位，CPU清除ALL外設模塊內的中斷狀態的IO標記位。

10.根據權利要求9所述的一種FPGA2子模塊的io中斷控制方法，其特征在于：所述步驟(5)中，GPIO外設模塊被清除后恢復到IDLE態，IO外設模塊被清除后恢復到IDLE態，ALL外設模塊被清除后恢復到IDLE態。