[發(fā)明專利]差分對(duì)結(jié)構(gòu)動(dòng)態(tài)柵電容補(bǔ)償電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201911381809.2
• 申請(qǐng)日: 2019-12-27
• 公開(kāi)（公告）號(hào): CN111124033B
• 公開(kāi)（公告）日: 2021-07-13
• 發(fā)明（設(shè)計(jì)）人: 王粲;彭科;劉軍;熊飛;錢(qián)哲弘
• 申請(qǐng)（專利權(quán)）人: 芯原微電子（上海）股份有限公司;芯原控股有限公司;芯原微電子（成都）有限公司
• 主分類號(hào): G05F3/26
• 分類號(hào): G05F3/26
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

本發(fā)明提供一種差分對(duì)結(jié)構(gòu)動(dòng)態(tài)柵電容補(bǔ)償電路，所述補(bǔ)償電路包括：所述采樣電容的輸入端與差分對(duì)結(jié)構(gòu)的第一差分輸入端連接，用于采樣所述差分對(duì)結(jié)構(gòu)的耦合電流；所述第一電流鏡的輸入端連接所述采樣電容的輸出端，第一輸出端連接所述第二電流鏡的輸入端，第二輸出端連接所述第二電流鏡的輸出端；所述誤差放大器的反相輸入端連接參考電壓，正相輸入端連接所述第一電流鏡的第二輸出端。本發(fā)明通過(guò)該動(dòng)態(tài)柵電容補(bǔ)償電路抵消MOS柵電容的耦合效應(yīng)，從而提高比較器或放大器對(duì)快速信號(hào)的處理能力，防止回踢噪聲干擾。

技術(shù)領(lǐng)域

本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，特別是涉及一種差分對(duì)結(jié)構(gòu)動(dòng)態(tài)柵電容補(bǔ)償電路。

背景技術(shù)

MOS差分輸入對(duì)是集成電路中最廣泛應(yīng)用的電路結(jié)構(gòu)之一。對(duì)集成電路中廣泛使用的MOS輸入差分對(duì)的比較器和放大器而言,在一端輸入阻抗通常較大而不能忽略的情況下,另一端的信號(hào)的快速變化分量將通過(guò)MOS柵電容耦合對(duì)其產(chǎn)生干擾,破壞另一端正常穩(wěn)定工作狀態(tài)并增加弛豫時(shí)間。從而干擾輸出的穩(wěn)定時(shí)間又或是產(chǎn)生錯(cuò)誤的暫態(tài)輸出，從而降低了差分對(duì)對(duì)快速信號(hào)的處理性能。尤其對(duì)低功耗應(yīng)用而言，耦合產(chǎn)生的干擾存在的時(shí)間更長(zhǎng)。所以對(duì)柵電容的交流耦合效應(yīng)進(jìn)行補(bǔ)償是有必要的。

因此，如何抵消MOS柵電容的耦合效應(yīng)，從而提高比較器或放大器對(duì)快速信號(hào)的處理能力，已成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題之一。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種差分對(duì)結(jié)構(gòu)動(dòng)態(tài)柵電容補(bǔ)償電路，用于解決現(xiàn)有技術(shù)中過(guò)MOS差分輸入對(duì)產(chǎn)生耦合的問(wèn)題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種差分對(duì)結(jié)構(gòu)動(dòng)態(tài)柵電容補(bǔ)償電路，所述補(bǔ)償電路包括：采樣電容、誤差放大器、第一電流鏡以及第二電流鏡；

采樣電容、誤差放大器、第一電流鏡以及第二電流鏡；

所述采樣電容的輸入端與差分對(duì)結(jié)構(gòu)的第一差分輸入端連接，用于采樣所述差分對(duì)結(jié)構(gòu)的耦合電流；

所述第一電流鏡的輸入端連接所述采樣電容的輸出端，第一輸出端連接所述第二電流鏡的輸入端，第二輸出端連接所述第二電流鏡的輸出端；

所述誤差放大器的反相輸入端連接參考電壓，正相輸入端連接所述第一電流鏡的第二輸出端。

可選地，當(dāng)所述第一電流鏡由第一P型晶體管、第二P型晶體管以及第三P型晶體管形成時(shí)，所述第一P型晶體管、第二P型晶體管以及第三P型晶體管的源極均接電源電壓，所述第一P型晶體管、所述第二P型晶體管以及第三P型晶體管的柵極相連接，所述第一P型晶體管的漏極與柵極短接并連接于所述采樣電容以及所述誤差放大器的輸出端，所述第三P型晶體管的漏極作為第一電流鏡的第一輸出端輸出，所述第二P型晶體管的漏極作為第一電流鏡的第二輸出端輸出；所述第二電流鏡由第一N型晶體管和第二N型晶體管形成，所述第一N型晶體管的源極接地，所述第一N型晶體管的漏極與柵極短接并連接于所述第一電流鏡的第一輸出端，所述第二N型晶體管的漏極連接于所述第一電流鏡的第一輸出端，第二N型晶體管的柵極連接于所述第一N型晶體管的柵極。

可選地，當(dāng)所述第一電流鏡由第一N型晶體管、第二N型晶體管以及第三N型晶體管形成時(shí)，所述第一N型晶體管、第二N型晶體管以及第三N型晶體管的源極均接地，所述第一N型晶體管、所述第二N型晶體管以及所述第三N型晶體管的柵極相連接，所述第一N型晶體管的漏極與柵極短接并連接于所述采樣電容以及所述誤差放大器的輸出端，所述第三N型晶體管的漏極作為第一電流鏡的第一輸出端輸出，所述第二N型晶體管的漏極作為第一電流鏡的第二輸出端輸出；所述第二電流鏡由第一P型晶體管和第二P型晶體管形成，所述第一P型晶體管的源極均接電源電壓，所述第一P型晶體管的漏極與柵極短接并連接于所述第一電流鏡的第一輸出端，所述第二P型晶體管的漏極連接于所述第一電流鏡的第一輸出端，第二P型晶體管的柵極連接于所述第一P型晶體管的柵極。

本發(fā)明還提供一種差分對(duì)結(jié)構(gòu)動(dòng)態(tài)柵補(bǔ)償電路，所述補(bǔ)償電路包括：采樣電容、第一電流鏡、第二電流鏡、第一誤差放大器以及第二誤差放大器；