[發明專利]一種基于扇出型封裝工藝的芯片封裝方法及芯片封裝結構

有效

• 申請號: 201911379301.9
• 申請日: 2019-12-27
• 公開（公告）號: CN111128760B
• 公開（公告）日: 2020-09-15
• 發明（設計）人: 崔成強;楊冠南;匡自亮;徐廣東;王鵬宇;陳新
• 申請（專利權）人: 廣東工業大學
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/31
• 代理公司: 佛山市禾才知識產權代理有限公司 44379
• 代理人: 資凱亮;劉穎

本發明涉及集成電路封裝技術領域，特別是一種基于扇出型封裝工藝的芯片封裝方法及芯片封裝結構，所述芯片封裝方法不使用臨時鍵合膠，直接在基板上方設置介電層，芯片直接熱壓如介電層后可快速完成注塑固化工序，達到減少了封裝的工序，減少了芯片的漂移；此外，所述芯片封裝方法在基板和介電層之間增設了特殊材料的隔離層，有利于基板后續與固化芯片結構分離，同時因為介電層與隔離層結合力不高，介電層及介電層以上的芯片封裝結構在封裝固化時可以靈活的固化封裝，不會出現內部應力不均的現象，能降低了芯片封裝結構內部應力，也有利于避免出現翹曲的現象，提高了芯片封裝結構的封裝效率和質量。

技術領域

本發明涉及集成電路封裝技術領域，特別是一種基于扇出型封裝工藝的芯片封裝方法及芯片封裝結構。

背景技術

在IC封裝行業中，引線鍵合技術(Wire Bonding,簡稱WB)采用金屬線實實現芯片與外露管腳連接導通，是一種使用細金屬線，利用熱、壓力、超聲波能量為使金屬引線與基板焊盤緊密焊合，實現芯片與基板間的電氣互連和芯片間的信息互通。引線鍵合以工藝實現簡單、成本低廉、適用多種封裝形式而連接方式中占主導地位，目前所有封裝管腳的90％以上采用引線鍵合連接。雖然引線鍵合成本低，但是可靠性也低，如果想得到更高可靠性的密封結構的芯片產品，采用引線鍵合技術需要很高的生產成本。

隨著電子產品小型化和集成化的潮流，微電子封裝技術的高密度化已在新一代電子產品上逐漸成為主流。為了順應新一代電子產品的發展，尤其是手機、筆記本等產品的發展，芯片將向密度更高、速度更快、尺寸更小、成本更低等方向發展。扇出型方片級封裝技術(Fan-out Panel Level Package，FOPLP)的出現，作為扇出型晶圓級封裝技術(FanoutWafer Level Package，FOWLP)的升級技術，擁有更廣闊的發展前景。與傳統的引線鍵合芯片相比，扇出型封裝大大增加芯片的引腳數目，減小了封裝尺寸，簡化封裝步驟，縮短了芯片與基板之間的距離，提高了芯片功能。具有支持10nm以下工藝制程芯片、互連路徑短、高集成度、超薄厚度、高可靠性，高散熱能力等優勢。但是現有芯片的扇出型封裝工藝中，由于塑膠、硅及金屬等材料的熱脹系數的差別，芯片封裝結構內部應力不均勻，會帶來了扇出型封裝的兩大基本問題，即芯片漂移和翹曲現象，在注塑階段，如果臨時鍵合膠與芯片連接過松，就會造成芯片漂移。如果臨時鍵合膠與芯片結合過緊，又會給后續移除臨時鍵合膠和基板的過程帶來困難，并且會造成更高內應力，導致芯片產生翹曲現象。

發明內容

針對上述缺陷，本發明的目的在于提出一種基于扇出型封裝工藝的芯片封裝方法及芯片封裝結構。

為達此目的，本發明采用以下技術方案：

一種基于扇出型封裝工藝的芯片封裝方法，其包括如下內容：

a)在基板上表面涂覆設置一層隔離層；

b)在所述隔離層上壓合設置一層介電層；

c)在高溫環境下，將芯片按照face down取向熱壓入所述介電層，使得芯片底部的凸點不與所述介電層融合；

d)保持高溫環境，進行注塑，使得芯片和介電層被注塑材料填充覆蓋，冷卻固化得到固化芯片結構；

e)移除基板和隔離層，獲得半成品芯片結構；

f)利用激光打孔或等離子清洗的方式在半成品芯片結構的底部進行處理，使得芯片的凸點露出，再經過圖案鈍化、再布線、沉積下金屬層和刻蝕嵌入球柵網格陣列工藝后，得到芯片封裝結構。

更優的，步驟a)和步驟e)中所述基板為玻璃板。因為所述基板上需要涂覆設置一層隔離層，隔離層涂覆設置不均勻容易產生鏤空或氣泡隆起，影響后續介電層的設置及芯片封裝的結構；采用玻璃板可以從底部更清楚方便的觀察隔離層的涂覆情況，保證里隔離層設置更加精準。