[發明專利]一種FPGA測試質量控制優化系統有效
| 申請號： | 201911377712.4 | 申請日： | 2019-12-27 |
| 公開（公告）號： | CN111190092B | 公開（公告）日： | 2022-03-22 |
| 發明（設計）人： | 顧輝;王華;高瑩華;王錦;崔孝葉 | 申請（專利權）人： | 上海華嶺集成電路技術股份有限公司 |
| 主分類號： | G01R31/28 | 分類號： | G01R31/28 |
| 代理公司： | 上海海貝律師事務所 31301 | 代理人： | 宋振宇 |
| 地址： | 201203 上海市浦東新區中國（*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 fpga 測試 質量 控制 優化 系統 | ||
1.一種FPGA測試質量控制優化系統，其特征在于：
首先在測試第一個流程中，程序中加入寫和讀chipid測試項，將每顆芯片的chipid寫進芯片，然后程序中賦值給一個變量，ui去取回這個變量，寫進數據庫中，分為pass或者fail的芯片；
后面無需進行EQC程序測試，直接測試下個流程，測試中用相同的方法取回芯片的chipid，寫進數據庫中，實時和數據庫上個流程的chipid進行對比，chipid對比下來出現在數據庫的pass芯片中，判斷為沒有混料，測試正常；
所述FPGA測試中，通過UI將芯片的chipid寫入數據庫，識別待測芯片編號，然后在后臺數據庫進行對比，監測每一個流程的chipid；通過下面的算法判斷識別測試中是否有異常發生；
FT1：代表常溫測試；FT1RT1代表常溫失效芯片復測；
FT2：代表高溫測試；FT2RT1代表高溫失效芯片復測；
1)檢查每道環節的chipid自身有無重復；每道環節包括FT1\FT1RT1\FT2\FT2RT2；
2)檢查FT1RT1的測試數量是否與FT1的Fail數量一致；
3)檢查FT1RT1中的PassUID是否在FT1的PassUID中出現過，出現則報對應UID異常；
4)檢查FT2的測試數量是否與(FT1+FT1RT1)合計后的Pass數量一致；
5)檢查FT2中的PassUID是否都存在于(FT1+FT1RT1)合計后的PassUID中；
6)配置每道流程的每個Bin的良率范圍，據此進行良率檢查。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華嶺集成電路技術股份有限公司，未經上海華嶺集成電路技術股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911377712.4/1.html，轉載請聲明來源鉆瓜專利網。
